| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 | |
| 7 | 8 | 9 | 10 | 11 | 12 | 13 |
| 14 | 15 | 16 | 17 | 18 | 19 | 20 |
| 21 | 22 | 23 | 24 | 25 | 26 | 27 |
| 28 | 29 | 30 | 31 |
- vivado
- DHT11
- atmega 128a
- behavioral modeling
- Pspice
- FND
- LED
- prescaling
- structural modeling
- dataflow modeling
- Recursion
- half adder
- pwm
- hc-sr04
- BASYS3
- ATMEGA128A
- test bench
- java
- ring counter
- gpio
- KEYPAD
- soc 설계
- Linked List
- stop watch
- D Flip Flop
- uart 통신
- i2c 통신
- verilog
- Algorithm
- Edge Detector
- Today
- Total
목록전체 글 (318)
거북이처럼 천천히
1. Shift Register데이터를 연산하거나 전송, 변환하려면 데이터를 왼쪽 혹은 오른쪽으로 Shfit해야 한다.데이터를 Shift할 수 있도록 레지스터를 이용하여 만든 디지털 회로를 "Shift Register"이다. 2. Shift Register의 종류Shift Register는 데이터의 입력과 출력 방법에 따라 종류를 나눌 수 있다.SISO (Serial In Serial Out)PISO (Parallel In Serial Out)SIPO (Serial In Parallel Out)PIPO (Parallel In Parallel Out) 그림 13-1 (a), SISO Shift Register는 데이터가 직력로 입력되어 직렬로 출력된다.그림 13-1 (b), PISO Shift Regist..
1. Sequential logic circuitFlip Flop과 Latch는 디지털 논리 회로에서 1bit 값을 저장할 수 있는 순차논리 회로이다.Combinational logic circuit은 현재의 입력값에 의해서만 출력값이 결정되는 논리회로 이지만,Sequential logic circuit은 현재의 입력값 뿐만아니라 전단의 과거 상태 의해서 출력값이 결정되는 논리 회로이다.Sequential logic circuit은 Feedback 회로를 가지며, 이를 통해 출력이 논리 동작에 영향에 미친다. 2. Latch와 Flip-FlopFlip-Flop과 Latch 는 1bit 값을 저장할 수 있는 순차 논리 회로이지만, 차이점을 갖는다.Latch : Level sensitive 에서 동작하는..
1. D Flip-Flop의 IC Package (7474)D Flip-Flop은 IC 패키지 제품으로 만들어져 있으며, 고유 IC 번호는 '7474'이다.'7474' 패키지애는 2개의 플립플롭이 들어있다.'7474' D Flip-Flop은 다른 D Latch와 다르게 CLK 단자에 '펄스 전이 검출기'가 달려 있기 때문에 Edeg trigger에서 동작한다. 2. PSpice을 통한 7474 IC Package 구현 PSpice을 통해 7474 IC Package을 설계한 뒤, CLK 값이 0, 1을 set하여 Level trigger에서 동작하는 여부를 확인하고, CLK이 Positive edge에서 동작하는 여부를 확인하겠다. OR Gate는 CLK 값을 0, 1로 Constant set하기..
1. DigClock DigClock은 "Digital Clock"을 의미한다.DigClock은 PSpice에서 CP(Clock Pulse)을 생성할 때, 사용하는 부품이다.DigClock의 소자의 모습은 다음과 같으며, 각각의 Parameter는 다음과 같은 내용을 같는다. Parameter설정 내용기본 값OFFTIME'Low'의 지속 시간 설정0.5[us]ONTIME'High'의 지속 시간 설정0.5[us]DELAY클록 펄스의 지연시간(Delay Time) 설정0STARTVALStart Value로 클록 펄스의 시작 레벨 설정0 (Low)OPPVALOpposite Value로 'STARTVAL'과 반대로 설정1 (High) 2. DigClock의 사용 예시 D Flip Flop의 Rising ..
1. 서로 다른 자료형으로 연산하게 되면 메모리의 크기가 큰 자료형을 따라 결과값이 나오게 된다. 문제) 아래와 같이 서로 다른 자료형인 int와 double을 가지고 연산하게 된다면 연산한 결과는 어떤 자료형을 갖게 되는가? int a = 20;double b = 5.5;// a / b == 연산 결과 : double형으로 출력 정답) int형은 4 byte, double형은 8 byte이고, 8 byte가 4 byte보다 크기 때문에 a / b의 연산 결과는 double 형을 갖는다. 이는 '자동 형 변환'에 의해 발생된다. 자동 형 변환에 의해 int / double을 연산이 이루어지면 int형을 double형으로 자동적으로 형 변환이 발생하여 double / double 형태로 연산을 하여 출력..
1. BCD 코드와 Grey 코드 변환BCD 코드 → Grey 코드최상위 비트(MSB)는 그대로 내려 쓰고, 다음 비트는 앞과 비교하여 XOR 연산을 하는 것이다.Grey 코드 → BCD 코드최상위 비트(MSB)는 그대로 내려 쓰고, 다음 비트는 생성된 BCD 코드와 그레이 코드를 XOR 연산을 한다. 2. PSpice를 통해 BCD Code에서 Grey Code로 변환 3. PSpice를 통해 Grey Code에서 BCD Code로 변환
1. Grey CodeGery Code는 비트 열의 위치에 따라 가중치가 없는 코드인 비가중치 (Non-weight) 코드이다.Gery Code는 주로 ADC (Analog to Digital Converter)와 입출력 장치에서 사용하며, 2진수 연산에서는 사용할 수 없다.다음은 10진수를 BCD (Binary Coded Decimal)코드와 Grey 코드로 표현한 것이다. 위 그림을 보면 그레이 코드는 BCD 코드와 달리 규칙없이 변화하는 것 갖지만, 인접한 코드 사이에 1개의 비트만 변화하는 것을 확인할 수 있다.Q) Grey 코드는 ADC 와 입출력 장치에 사용된다고 하는데, Grey 코드이 장점은 무엇인가?A) 아래 그림에 가지고 설명하겠다. 아래 그림은 10진수 7 ~ 10까지를 BCD..
1. MUX (MultipleXer)MUX는 여러 개의 입력선들 중 선택선에 의해 선택된 입력선으로 들어오는 데이터를 출력으로 내보내는 조합 논리 회로이다.MUX는 2^n개의 입력선과 n개의 선택선으로 부터 입력 값을 받고, 1개 출력선으로 출력을 내보낸다.MUX는 다음과 같은 과정을 통해 동작한다.1) n 개의 선택선을 통해 2^n 개의 입력선 중 하나의 입력선을 선택2) 선택 받은 입력선과 출력선을 연결3) 한 번에 동시에 2^n 개의 입력선을 통해 여러 데이터가 MUX로 들어오지만, 실제로 출력으로 나가는 데이터는 선택선에게 선택 받은 입력선으로 들어오는 데이터만 출력으로 내보낸다. 2. DEMUX (DEMultipleXer)DEMUX는 MUX와 반대로 여러 개의 출력선들 중에서 선택선에 의해 ..