가산기

1. 반가산기 (Half adder)

• 반가산기는 입력값으로 1bit 크기의 데이터 A, B를 입력받아서 덧셈 연산을 수행 한 뒤, 연산의 결과로 합, Sum과 자리올림, Cout을 출력한다.
• 반가산기는 전가산기와 다르게 자리올림 입력 Cin을 받지 않기 때문에 완전한 가산기는 아니다.
• 반가산기의 진리표는 다음과 같다.

Truth table of Half adder

 

1.1. 반가산기의 회로 구성

• 위 진리표를 토대로 논리식을 Sum of Product으로 표현하면 다음과 같다.

Half adder의 논리식

• Half adder의 논리식을 토대로 디지털 논리 회로를 구성하면 다음과 같다.

Half adder의 디지털 논리 회로

 

 

 

 

 

 

2. 전가산기 (Full adder)

• 전가산기는 입력값으로 1bit 크기의 데이터와 전단의 Carry 값인 Cin을 입력받아서 덧셈 연산을 수행한 뒤, 연산의 결과 값으로 합, Sum과 자리올림, Cout을 출력한다.
• 전가산기는 전단로 부터 Carry 값을 받아 연산하기 때문에 완전한 가산기라고 할 수 있다.
• 전가산기의 진리표는 다음과 같다.

Truth table of Full adder

 

2.1. 전가산기의 회로 구성

• 위 진리표를 토대로 논리식을 Sum of Product으로 표현하면 다음과 같다.

진리표를 통한 Sum 값을 간소화하여 표현한 논리식

진리표를 통한 Carry 값을 간소화하여 표현한 논리식

• Full adder의 논리식을 토대로 디지털 논리 회로를 구성하면 다음과 같다.

Full adder의 디지털 논리 회로

 

 

 

 

2.2. PSpice를 통한 전가산기의 동작 과정 확인

< 디지털 논리 회로 >

 

< 시뮬레이션 >