Notice
Recent Posts
Tags
- atmega 128
- Shift Register
- Pspice
- full adder
- siso shift register
- structure
- atmega 128a
- Algorithm
- interrupt
- dataflow modeling
- ctc mode
- interface
- Method
- Set
- D Flip Flop
- normal mode
- structural modeling
- ring counter
- ATMEGA128A
- fast pwm mode
- gpio
- Linked List
- half adder
- MUX
- java
- LED
- behavioral modeling
- verilog
- Comparator
- Recursion
거북이처럼 천천히
Verilog RTL 설계 - 시작 본문
오늘은 2024년 6월 12일이고, 처음으로 Verilog 수업을 들었다.
수업 후기는 '아.....앞으로 굉장히 힘들고, 많이 고생하겠다.' 였다.
앞으로 많은 이론을 공부하고, 다양한 설계를 하겠고, 어렵고 힘들겠지만,
열심히 하고, 무조건 그날 배운건 그날 복습하자.
언젠가 공부하고, 고생만큼 보상이 찾아 올 것이다.... 화이팅..
'Verilog > Verilog RTL 설계' 카테고리의 다른 글
Verilog RTL 설계 (6월 13일 - 2) (0) | 2024.06.14 |
---|---|
Verilog RTL 설계 (6월 13일 - 1) (0) | 2024.06.14 |
Verilog RTL 설계 (6월 12일 - 3) (0) | 2024.06.13 |
Verilog RTL 설계 (6월 12일 - 2) - Half adder (0) | 2024.06.12 |
Verilog RTL 설계 (6월 12일 - 1) - Verilog 넌 누구냐? (1) | 2024.06.12 |