Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | ||||
| 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| 11 | 12 | 13 | 14 | 15 | 16 | 17 |
| 18 | 19 | 20 | 21 | 22 | 23 | 24 |
| 25 | 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- verilog
- DHT11
- java
- FND
- Recursion
- i2c 통신
- soc 설계
- BASYS3
- uart 통신
- half adder
- prescaling
- pwm
- behavioral modeling
- ring counter
- vivado
- dataflow modeling
- Pspice
- test bench
- D Flip Flop
- gpio
- KEYPAD
- hc-sr04
- structural modeling
- atmega 128a
- stop watch
- Linked List
- Edge Detector
- ATMEGA128A
- Algorithm
- LED
Archives
- Today
- Total
목록RTL Design/메모장 (2)
거북이처럼 천천히
Virtual Input/Output IP - I2C 을 통한 EEPROM 통신
1) Virtual Input/Output IP의 Input / Output Input▶ memory_data_out (8bit, EEPROM으로부터 수신 받은 데이터)Output ▶ enable (1bit, I2C 통신 시작 플래그)▶ slave_address (7bit, External Slave Module Address)▶ read_write (1bit, R/W Bit)▶ memory_address (8bit, EEPROM 메모리 주소)▶ memory_data_in (8bit, EEPROM 메모리에 쓰고자 하는 데이터)Virtual IO IP 관점에서 I2C 모듈에게 필요한 데이터를 전송하게 된다. 따라서 VIO IP 관점에서의 Output은 I2C 모듈의 Input과 동일한다.또한, VIO 모듈..
RTL Design/메모장
2025. 2. 28. 13:44
