거북이처럼 천천히

1. EncoderEncoder는 2^n bit 크기를 갖는 데이터를 받아서 n bit 크기를 갖는 데이터를 출력으로 내보내는 논리 회로 및 장치이다.Encoder는 주로 다음과 같은 작업에 사용된다.- 데이터 전송 효율을 높이기 위한 데이터 압축- 데이터 보안을 위한 데이터 암호화- 다양한 센서 신호들을 디지털 신호로 변환하는 데 사용Encoder와 Decoder의 진리표는 다음과 같다.   2. DecoderDecoder는 부호화된 n bit 데이터를 입력받아 2^n bit 크기의 데이터를 출력으로 내보낸다.Encoder와 Decoder는 한 쌍의 짝을 이루어 사전에 약속된 진리표에 의해 encoding과 decoding을 할 수 있는 것이다.            1.1. Behavioral Mode..

1. 1 bit Comparator (by using case)// Behavioral Modeling of 1bit comparator (by using case)module Comparator_1bit_Behavioral_Modeling_by_using_case( input a, b, output reg equal, greater, less); always @(a, b) begin case({a, b}) 2'b00 : begin equal = 1; greater = 0; less = 0; end 2'b01 : begin equal = 0; greater = 0; less = 1; end 2'b10 : be..

1. Structural Modeling of 4 bit parallel adder / subtractor// Behavioral Modeling of and gate.module and_gate ( input a, b, output reg out); always @(a, b) begin case({a, b}) 2'b00 : out = 0; 2'b01 : out = 0; 2'b10 : out = 0; 2'b11 : out = 1; endcase endendmodule// Behavioral Modeling of xor gatemodule xor_gate ( input..

1. Structural Modeling of 4 bit parallel adder// Behavioral Modeling of and gatemodule and_gate ( input a, b, output reg out); always @(a, b) begin case({a, b}) 2'b00 : out = 0; 2'b01 : out = 0; 2'b10 : out = 0; 2'b11 : out = 1; endcase end endmodule// Behavioral Modeling of xor gate.module xor_gate ( input a,..

1. Behavioral Modeling of Full adder// Behavioral modeling of Full addermodule Full_adder_Behavioral_Modeling ( input a, b, Cin, output reg sum, carry); always @(*) begin case({a, b, Cin}) 3'b000 : begin sum = 0; carry = 0; end 3'b001 : begin sum = 1; carry = 0; end 3'b010 : begin sum = 1; carry = 0; end 3'b011 : begin sum = 0; car..

1. Half adder1.1. Behavioral Modeling (by using case)// Behavioral modeling of Half addermodule Half_adder_Behavioral_Modeling( input a, b, output reg carry, sum); always @(a, b) begin case({a, b}) 2'b00 : begin carry = 0; sum = 0;end 2'b01 : begin carry = 0; sum = 1;end 2'b10 : begin carry = 0; sum = 1;end 2'b11 : begin carry = 1; ..

1. 4bit 병렬 가감산기4비트 병렬 가감산기의 논리 회로도 (블록도)는 다음과 같다.이전 게시글에서 다루었던 4bit 병렬 가산기 경우에는 가산기로서 역활밖에 수행 할 수 없었지만, 병렬 가감산기는 뺄셈 연산을 2의 보수를 취해줌으로서 뺄셈연산도 수행 할 수 있다.4비트 병렬 가감산기의 논리 회로도 (블록도)는 다음과 같다.  Q) 어떻게 2의 보수가 적용되는가?A) B가 0보다 작은 음수인 경우, 가산기를 통해 연산하기 위해 2의 보수를 해줄 필요가 있다.이를 위해 Sign 값과 XOR 게이트를 활용하는데, XOR 게이트를 통해 1의 보수를 수행할 수 있으며, Sign 도선을 통해 1을 더해줌으로서 최종적으로 2의 보수를 수행 할 수 있다.주의)Q) 4bit 병렬 가감산기의 출력 값의 범위는 어디에..

1. 4bit Parallel-adder - 4bit 병렬 가산기는 다음과 같은 구조를 갖는다.- 4bit 병렬 가산기는 아래와 그림과 같이 4bit 데이터 A, B를 가산기에 대입하면 전가산 수행 후, 결과 값이 출력된다. - 위 그림에서 알 수 있듯이 4bit parallel-adder는 4개의 Full-adder를 병렬로 연결함으로서 만들 수 있다.- 4bit parallel adder에 대해서 Structural modeling, Dataflow modeling으로 구현해보겠다.- Q) 왜 4bit parallel adder의 Behavior modeling 을 구현하지 않는가?  A) 입력 값으로 4bit 크기를 갖는 A, B 와 1bit 크기를 갖는 Sign 데이터가 들어오는 데, 모든 경우의..