Notice
Recent Posts
Tags
- behavioral modeling
- Set
- Algorithm
- dataflow modeling
- half adder
- atmega 128a
- atmega 128
- Linked List
- full adder
- ctc mode
- gpio
- ATMEGA128A
- verilog
- timer / counter
- 4bit parallel adder
- behavior modeling
- 8bit timer/counter
- Method
- MUX
- structural modeling
- structure
- interrupt
- java
- Recursion
- Comparator
- sequential logic circuit
- interface
- fast pwm mode
- normal mode
- LED
목록Pspice (2)
거북이처럼 천천히
PSpice를 통한 Grey 코드 구현
1. BCD 코드와 Grey 코드 변환BCD 코드 → Grey 코드최상위 비트(MSB)는 그대로 내려 쓰고, 다음 비트는 앞과 비교하여 XOR 연산을 하는 것이다.Grey 코드 → BCD 코드최상위 비트(MSB)는 그대로 내려 쓰고, 다음 비트는 생성된 BCD 코드와 그레이 코드를 XOR 연산을 한다. 2. PSpice를 통해 BCD Code에서 Grey Code로 변환 3. PSpice를 통해 Grey Code에서 BCD Code로 변환
논리 회로/디지털 논리 회로
2024. 7. 3. 15:45
4 bit parallel adder (4비트 병렬 가산기)
1. 4비트 병렬 가산기병렬 가산기는 Full adder를 병렬로 연결하여 2bit 이상의 2진수를 덧셈 연산할 수 있는 가산기이다.각각의 Full adder들은 각 비트에서 독립적으로 덧셈연산을 수행하며, LSB을 제외한 나머지 비트에 해당하는 Full adder들은 이전 비트에서 발생한 Carry 값을 받아 연산한다.이전 비트로 부터 Carry값을 받아야 연산 할 수 있기 때문에 PDT (Propagation Delay Time)이 발생한다. 2. 4비트 병렬 가산기의 구현 (PSpice) 입력 A : 0011, B : 1010 출력 Cout = 0, Sum = 1101 입력 A : 1010, B : 0101 출력 Cout = 0, Sum = 1111
논리 회로/디지털 논리 회로
2024. 7. 2. 08:45