일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
- prescaling
- structural modeling
- ring counter
- BASYS3
- gpio
- DHT11
- half adder
- soc 설계
- Edge Detector
- atmega 128a
- FND
- ATMEGA128A
- verilog
- stop watch
- uart 통신
- java
- D Flip Flop
- KEYPAD
- vivado
- behavioral modeling
- test bench
- LED
- Algorithm
- pwm
- Linked List
- i2c 통신
- hc-sr04
- Recursion
- dataflow modeling
- Pspice
- Today
- Total
목록Pspice (5)
거북이처럼 천천히
1. BCD to 7-Segment 7447 Decoder7447 디코더는 BCD 코드를 10진수로 바꾸어 7-Segment에 표시해준다.7447 디코더에 자세한 내용은 아래 게시글 참조바란다.https://jbhdeve.tistory.com/238 BCD to 7-Segment 7447 Decoder1. 7447 Decoder7447 Decoder는 BCD code를 10진수로 바꾸어 7-Segment에 표시해준다.1, 2, 6, 7핀은 BCD 코드 입력 단자이며, 6번 핀은 MSB이고, 7번 핀은 LSB이다.즉, BCD 코드는 6, 2, 1, 7 번 핀의 순서를 갖는다.9 ~ 15jbhdeve.tistory.com 2. PSpice를 통한 7447 Decoder 회로 설계 1) BCD 코드로 ..
1. Ring CounterRing Counter는 Shift register를 이용한 Counter이다.Ring Counter는 Shift register와 다른 차이점을 갖는다.- 첫 번째 Flip-Flop은 외부로부터 데이터를 받지 않고, 마지막 Flip-Flop의 출력을 Feedback하여 받는다.- 첫 번째 Flip-Flop은 초기에 1로 설정하기 위해 독립적인 PR 단자를 갖는다.- 첫 번째 Flip-Flop은 외부 데이터와 동기화 되어 있지 않기 때문에 초기 설정을 제외하고, 독립적으로 동작한다.자세한 Ring Counter는 아래 게시글을 참조하자.Ring Counter (tistory.com) Ring Counter1. Ring CounterRing Counter는 Shift Regist..
1. SISO Shift RegisterSISO Shift Register는 데이터를 직렬 형태로 받은 뒤, 1bit 씩 Shift한 결과값을 직렬 형태로 결과 데이터를 출력하는 Shift Register이다.SISO Shift Register는 D Flip-Flop으로 구성되어 있으며, 각각의 Flip-Flop들은 CLK 신호와 동기화 되어있다.따라서 CLK 신호의 변화에 모든 D Flip-Flop들이 동시에 변화에 대응하여 출력을 내보낸다.첫 번째 D Flip-Flop을 제외한 나머지 D Flip-Flop들은 전단의 출력값을 입력값으로 삼는다.이를 Ripple Counter 라 한다.SISO Shift Register에 대한 자세한 내용은 다음 게시글을 참조하자.Shift Register (tisto..
1. BCD 코드와 Grey 코드 변환BCD 코드 → Grey 코드최상위 비트(MSB)는 그대로 내려 쓰고, 다음 비트는 앞과 비교하여 XOR 연산을 하는 것이다.Grey 코드 → BCD 코드최상위 비트(MSB)는 그대로 내려 쓰고, 다음 비트는 생성된 BCD 코드와 그레이 코드를 XOR 연산을 한다. 2. PSpice를 통해 BCD Code에서 Grey Code로 변환 3. PSpice를 통해 Grey Code에서 BCD Code로 변환
1. 4비트 병렬 가산기병렬 가산기는 Full adder를 병렬로 연결하여 2bit 이상의 2진수를 덧셈 연산할 수 있는 가산기이다.각각의 Full adder들은 각 비트에서 독립적으로 덧셈연산을 수행하며, LSB을 제외한 나머지 비트에 해당하는 Full adder들은 이전 비트에서 발생한 Carry 값을 받아 연산한다.이전 비트로 부터 Carry값을 받아야 연산 할 수 있기 때문에 PDT (Propagation Delay Time)이 발생한다. 2. 4비트 병렬 가산기의 구현 (PSpice) 입력 A : 0011, B : 1010 출력 Cout = 0, Sum = 1101 입력 A : 1010, B : 0101 출력 Cout = 0, Sum = 1111