SISO Shift Register

1. SISO Shift Register

• SISO Shift Register는 데이터를 직렬 형태로 받은 뒤, 1bit 씩 Shift한 결과값을 직렬 형태로 결과 데이터를 출력하는 Shift Register이다.
• SISO Shift Register는 D Flip-Flop으로 구성되어 있으며, 각각의 Flip-Flop들은 CLK 신호와 동기화 되어있다.
  따라서 CLK 신호의 변화에 모든 D Flip-Flop들이 동시에 변화에 대응하여 출력을 내보낸다.
• 첫 번째 D Flip-Flop을 제외한 나머지 D Flip-Flop들은 전단의 출력값을 입력값으로 삼는다.
  이를 Ripple Counter 라 한다.
• SISO Shift Register에 대한 자세한 내용은 다음 게시글을 참조하자.
  Shift Register (tistory.com)

Shift Register

 

 

 

 

2. PSpice로 SISO Shift Register 설계

< Gate circuit >

 

 

< Simulation >

 

 

< Analysis >

• Shift 연산을 수행하기 전, CLR (CLEAR) 단자의 입력값에 1을 입력하여 모든  Flip Flop의 출력 값을 0으로 초기화한다. → 초기화를 하지 않을 경우, QB, QC, QD는 각각 이전 Flip-Flop의 값을 받게 될 텐데, 이전 Flip-Flop 값들은 Unknown 상태이기 때문에 이를 방지하고자 초기에 0으로 초기화해준다.
• 각각 D Flip-Flop들은 CLK 단자에 NOT Gate 표시가 없기 때문에 Positive-edge sensitive 에서 동작한다.
• 첫 번째 CLK의 Positive edge에서 QA, QB, QC, QD는 다음과 값들을 읽는다.
  - QA는 Input data 값을 읽어 1을 출력한다.
  - QB는 QA 값을 읽어 0을 출력한다.
  - QC는 QB 값을 읽어 0을 출력한다.
  - QD는 QC 값을 읽어 0을 출력한다.
• 이처럼 나머지 CLK의 Positive edge에서 QA, QB, QC, QD는 값을 읽고, 출력하며, SISO Shift Register의 동작과 시뮬레이션의 결과값이 일치함을 확인할 수 있다.