거북이처럼 천천히

1. Ring CounterRing Counter는 Shift register를 이용한 Counter이다.Ring Counter는 Shift register와 다른 차이점을 갖는다.- 첫 번째 Flip-Flop은 외부로부터 데이터를 받지 않고, 마지막 Flip-Flop의 출력을 Feedback하여 받는다.- 첫 번째 Flip-Flop은 초기에 1로 설정하기 위해 독립적인 PR 단자를 갖는다.- 첫 번째 Flip-Flop은 외부 데이터와 동기화 되어 있지 않기 때문에 초기 설정을 제외하고, 독립적으로 동작한다.자세한 Ring Counter는 아래 게시글을 참조하자.Ring Counter (tistory.com) Ring Counter1. Ring CounterRing Counter는 Shift Regist..

1. SISO Shift RegisterSISO Shift Register는 데이터를 직렬 형태로 받은 뒤, 1bit 씩 Shift한 결과값을 직렬 형태로 결과 데이터를 출력하는 Shift Register이다.SISO Shift Register는 D Flip-Flop으로 구성되어 있으며, 각각의 Flip-Flop들은 CLK 신호와 동기화 되어있다.따라서 CLK 신호의 변화에 모든 D Flip-Flop들이 동시에 변화에 대응하여 출력을 내보낸다.첫 번째 D Flip-Flop을 제외한 나머지 D Flip-Flop들은 전단의 출력값을 입력값으로 삼는다.이를 Ripple Counter 라 한다.SISO Shift Register에 대한 자세한 내용은 다음 게시글을 참조하자.Shift Register (tisto..

1. D Flip-Flop의 IC Package (7474)D Flip-Flop은 IC 패키지 제품으로 만들어져 있으며, 고유 IC 번호는 '7474'이다.'7474' 패키지애는 2개의 플립플롭이 들어있다.'7474' D Flip-Flop은 다른 D Latch와 다르게 CLK 단자에 '펄스 전이 검출기'가 달려 있기 때문에 Edeg trigger에서 동작한다.     2. PSpice을 통한 7474 IC Package 구현 PSpice을 통해 7474 IC Package을 설계한 뒤, CLK 값이 0, 1을 set하여 Level trigger에서 동작하는 여부를 확인하고, CLK이 Positive edge에서 동작하는 여부를 확인하겠다. OR Gate는 CLK 값을 0, 1로 Constant set하기..

1. DigClock DigClock은 "Digital Clock"을 의미한다.DigClock은 PSpice에서 CP(Clock Pulse)을 생성할 때, 사용하는 부품이다.DigClock의 소자의 모습은 다음과 같으며, 각각의 Parameter는 다음과 같은 내용을 같는다. Parameter설정 내용기본 값OFFTIME'Low'의 지속 시간 설정0.5[us]ONTIME'High'의 지속 시간 설정0.5[us]DELAY클록 펄스의 지연시간(Delay Time) 설정0STARTVALStart Value로 클록 펄스의 시작 레벨 설정0 (Low)OPPVALOpposite Value로 'STARTVAL'과 반대로 설정1 (High)   2. DigClock의 사용 예시   D Flip Flop의 Rising ..