일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
- java
- i2c 통신
- dataflow modeling
- gpio
- prescaling
- FND
- Edge Detector
- vivado
- LED
- uart 통신
- half adder
- Pspice
- stop watch
- structural modeling
- Recursion
- D Flip Flop
- ring counter
- atmega 128a
- Linked List
- test bench
- DHT11
- hc-sr04
- Algorithm
- behavioral modeling
- soc 설계
- ATMEGA128A
- BASYS3
- KEYPAD
- verilog
- pwm
- Today
- Total
목록FPGA 정리 (8)
거북이처럼 천천히
1. xspi_slave_intr_example.c /******************************************************************************** Copyright (C) 2008 - 2014 Xilinx, Inc. All rights reserved.** Permission is hereby granted, free of charge, to any person obtaining a copy* of this software and associated documentation files (the "Software"), to deal* in the Software without restriction, including without limitation ..
1. xuartlite_intr_example.c/******************************************************************************** Copyright (C) 2002 - 2015 Xilinx, Inc. All rights reserved.** Permission is hereby granted, free of charge, to any person obtaining a copy* of this software and associated documentation files (the "Software"), to deal* in the Software without restriction, including without limitation the..
1. 해당 example 파일 위치 2. xintc_example.c /******************************************************************************** Copyright (C) 2002 - 2014 Xilinx, Inc. All rights reserved.** Permission is hereby granted, free of charge, to any person obtaining a copy* of this software and associated documentation files (the "Software"), to deal* in the Software without restriction, including witho..
1) Intro이번 과제를 수행하던 중, UART 통신을 이용하여 4byte 데이터 A, B를 수신 받은 뒤, 이를 메모리 주소 (1byte) + 데이터 (4byte)를 WriteBuffer 배열 (5byte)을 이용하여 SPI 통신할 수 있도록 설계하였다.그러던 중, UART 통신은 Interrupt 방식을 사용했지만, SPI 통신은 Polling 방식으로 사용하였다.사실 이전까지는 Interrupt 방식을 이용하여 설계해본 경험은 있지만, Polling 방식을 이용하여 설계해본 경험이 없었기 때문에 이에 대한 정확한 정의와 차이, 장단점에 대해서 잘 모르기 때문에 이에 대한 정리가 필요했다. 2) Interrupt 방식Interrupt 방식은 CPU가 프로그램 실행하는 과정에서 외부 입출력 장치, ..
1. SDK Example 파일 위치해당 파일에서 설계된 FPGA Architecture을 bitstream한 뒤, SDK 프로그램에서 동작함에 있어 필요한 Example C 파일을 포함하고 있다.동일한 기능이라 할지라도 Version 별로 나누어져 있다.
1. ID와 Address의 차이Vivado에서 FPGA Architecture에서 SPI 모듈을 추가한 뒤, SDK에서 SPI ID를 통한 SPI 초기화하는 과정에서 "ID 개념과 Address 개념"을 정확하게 이해하지 못하는 문제점을 경험이를 위해 ID개념과 Address 개념을 정확하게 이해하기 위해 글로서 정리한다. 1.1) ID (식별자)시스템에서 특정 하드웨어 모듈을 구분하기 위한 논리적인 번호입니다주로 소프트웨어 레벨에서 하드웨어 모듈을 초기화하고 제어할 때 사용됩니다예를 들어 SPI_DEVICE_ID는 특정 SPI 컨트롤러를 식별하는 용도로 사용됩니다 1.2) Address (주소)하드웨어의 물리적인 메모리 위치를 나타냅니다실제 데이터를 읽고 쓸 때 사용되는 메모리 공간의 위치입니다코드..
1. IP의 분류 및 종류 2. SoC 설계 고려 사항 3. SoC 개발 과정 4. SW/HW 의 Co-verification
1. System on a Chip하나의 칩 안에 다양한 기능을 수행하는 시스템이 내장되어 있음을 의미미세 공정 기술의 발달을 통해 chip의 size가 작아짐에 따라 Cost, 소비 전력, CPU 성능 향상 등의 장점을 획득과거에는 CPU, Memory, Peripheral 등이 하나의 보드상에서 큰 사이즈를 갖고, 존재하였다면현재는 작은 크기의 SoC Chip내에 동일한 기능을 갖는 시스템이 존재한다. 2. SoC의 장점 및 단점2.1) SoC의 장점고성능, 저전력, 안정적인 제품 제작 가능시스템 개발 기간 및 노력의 단축조립의 용이성제품의 form factor가 작아짐 2.2) SoC의 단점다양한 기능을 집적하므로 개발 기간이 김 (ASIC)▶ 이를 극복하기 위해 검증된 IP, Platform을 ..