Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | ||||||
| 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| 16 | 17 | 18 | 19 | 20 | 21 | 22 |
| 23 | 24 | 25 | 26 | 27 | 28 | 29 |
| 30 |
Tags
- verilog
- atmega 128a
- LED
- BASYS3
- structural modeling
- uart 통신
- stop watch
- i2c 통신
- test bench
- prescaling
- Edge Detector
- java
- half adder
- Recursion
- D Flip Flop
- Linked List
- FND
- ATMEGA128A
- soc 설계
- pwm
- KEYPAD
- gpio
- ring counter
- Pspice
- Algorithm
- behavioral modeling
- dataflow modeling
- DHT11
- vivado
- hc-sr04
Archives
- Today
- Total
거북이처럼 천천히
Vivado에서 License Manage 추가 및 로드 본문
1. 상단 메뉴에서 Help > Manage License 로 이동
2. Get License > Load License > Copy License 버튼 클릭
3. 라이센스 파일 (.lic 파일) 선택
4. Project Part에서 FPGA Part 번호와 일치 여부 확인 후, 불일치할 경우 변경
만약 Part Number가 잘 모를 경우, Xilinx 에서 검색
'RTL Design > Verilog 이것저것' 카테고리의 다른 글
| Vivado ILA IP 설정 및 사용법 (0) | 2025.02.28 |
|---|---|
| Wire 자료형 (0) | 2024.06.24 |
'RTL Design/Verilog 이것저것' Related Articles
more
