Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | ||||
| 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| 11 | 12 | 13 | 14 | 15 | 16 | 17 |
| 18 | 19 | 20 | 21 | 22 | 23 | 24 |
| 25 | 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- ATMEGA128A
- BASYS3
- behavioral modeling
- stop watch
- gpio
- atmega 128a
- uart 통신
- half adder
- ring counter
- i2c 통신
- vivado
- java
- D Flip Flop
- KEYPAD
- dataflow modeling
- Pspice
- LED
- soc 설계
- Linked List
- structural modeling
- Recursion
- Algorithm
- test bench
- verilog
- pwm
- hc-sr04
- prescaling
- DHT11
- FND
- Edge Detector
Archives
- Today
- Total
목록동기식 카운터 (1)
거북이처럼 천천히
동기식 카운터 (Synchronous Counter)
1. 동기식 카운터 카운터를 구성하는 모든 플립플롭들은 클록 펄스 (Clock pulse)와 동기화되어 있는 카운터따라서 모든 플립플롭들은 클록 펄스의 변화에 대해서 동시에 동작한다.이러한 특징 때문에 동기식 카운터 (Synchronous Counter)는 비동기식 카운터 (Asynchronous Counter)보다 동작 속도가 빠르다.하지만, 회로 구성 측면에서 상대적으로 복잡하다는 단점을 갖는다. 2. 동기식 카운터의 설계 과정동기식 카운터는 JK Flip Flop, D Flip Flop, T Flip Flop 등으로 설계할 수 있다.아래 표는 동기 카운터의 설계 과정을 정리한 표이며, 이를 통해 플립플롭을 선택한 뒤, 목적에 맞는 동기 카운터를 설계할 수 있다.단계과정내용1State diagr..
논리 회로/디지털 논리 회로
2024. 7. 8. 20:12