Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 8 | 9 | 10 | 11 | 12 | 13 | 14 |
| 15 | 16 | 17 | 18 | 19 | 20 | 21 |
| 22 | 23 | 24 | 25 | 26 | 27 | 28 |
| 29 | 30 |
Tags
- LED
- Pspice
- Edge Detector
- soc 설계
- Recursion
- BASYS3
- java
- ring counter
- D Flip Flop
- pwm
- FND
- i2c 통신
- test bench
- vivado
- structural modeling
- atmega 128a
- prescaling
- stop watch
- ATMEGA128A
- uart 통신
- verilog
- hc-sr04
- KEYPAD
- Algorithm
- DHT11
- gpio
- dataflow modeling
- half adder
- Linked List
- behavioral modeling
Archives
- Today
- Total
목록리셋형 10진 비동기 업 카운터 (1)
거북이처럼 천천히
리셋형 10진 비동기 업 카운터
1. 리셋형 10진 비동기 업 카운터란?0 부터 9까지 Up counting을 하는 업 카운트9 (1001)에서 10 (1010)으로 넘어가게 되면 리셋되어 다시 0 (0000)으로 돌아가 업 카운트한다.JK Flip-Flop으로 구성하며, 비동기식 카운터이기 때문에 첫 번째 플립플롭에만 CP (클롭 펄스)와 동기화되어 있고, 나머지 플립플롭들은 이전 플릅플롭의 출력을 CLK 단자와 연결하여 이전 플립플롭의 출력과 동기화되어 있다.리셋형 10진 비동기 업 카운터 동작은 다음과 같다.QAQBQCQDQD QC QB QA10진수000000000100000011010000102110000113001001004101001015011001106111001117000110008100110019Reset1010 -> ..
논리 회로/디지털 논리 회로
2024. 7. 7. 21:47