Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- hc-sr04
- behavioral modeling
- Edge Detector
- Recursion
- gpio
- Pspice
- stop watch
- ring counter
- Algorithm
- ATMEGA128A
- BASYS3
- soc 설계
- half adder
- uart 통신
- vivado
- dataflow modeling
- structural modeling
- java
- verilog
- atmega 128a
- prescaling
- LED
- pwm
- Linked List
- test bench
- FND
- DHT11
- i2c 통신
- KEYPAD
- D Flip Flop
Archives
- Today
- Total
목록SRAM (1)
거북이처럼 천천히
Verilog RTL 설계(7월 16일 - 2, SRAM)
1. SRAM 8bit PIPO Register를 1024개 엮어서 8192bit = 8kbit 크기를 갖는 레지스터를 생성해보자.8bit PIPO Register 자료형을 갖는 배열을 생성하고, 배열의 사이즈를 1024개 갖도록 한다.1024개의 레지스터 중에서 하나의 레지스터를 선택하기 위해서 10bit 크기를 갖는 Selector가 필요하다.10bit Selector를 통해 해당 레지스터에 접근하여 Read / Write 작업을 수행 할 수 있다. module SRAM_implemented_with_D_Flip_Flop( input clk, enable, reset_p, input read_enable_p, write_enable_p, input [9:0] memory_address..
RTL Design/Verilog RTL 설계
2024. 7. 16. 20:44