Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- Recursion
- KEYPAD
- prescaling
- DHT11
- BASYS3
- stop watch
- half adder
- ring counter
- dataflow modeling
- D Flip Flop
- i2c 통신
- Edge Detector
- soc 설계
- uart 통신
- verilog
- atmega 128a
- Algorithm
- FND
- test bench
- pwm
- gpio
- structural modeling
- LED
- vivado
- hc-sr04
- behavioral modeling
- Linked List
- java
- Pspice
- ATMEGA128A
Archives
- Today
- Total
목록adc conveter (1)
거북이처럼 천천히
Verilog RTL 설계(8월 12일 - 3, ADC Converter - 3)
1. 조이스틱의 x축, y축 아날로그 값을 xadc 모듈을 통해 디지털로 변환이번에는 조이스틱의 x축, y축 아날로그 값을 xadc 모듈을 통해 디지털로 변환한 뒤, FND로 출력해보도록 하겠다.이번에는 변환해야하는 아날로그 값이 2개이기 때문에 xadc 모듈의 설정 값을 다음과 같이 설정하였다. 2. ADC Converter Module 설정2개의 아날로그 값을 변환하기 위해 JXADC 모듈의 6핀과 15핀을 사용하도록 하겠다. 3. ADC Converter 모듈 설계ADC Converter 모듈에 대한 설명은 코드와 함께 설명하도록 하겠다. module adc_converter_1_ch14_15( input clk, reset_p, input vauxp6, vauxn6, in..
RTL Design/Verilog RTL 설계
2024. 8. 24. 21:06