Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | ||||
| 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| 11 | 12 | 13 | 14 | 15 | 16 | 17 |
| 18 | 19 | 20 | 21 | 22 | 23 | 24 |
| 25 | 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- dataflow modeling
- LED
- atmega 128a
- structural modeling
- Linked List
- gpio
- ring counter
- Pspice
- Algorithm
- prescaling
- half adder
- soc 설계
- ATMEGA128A
- hc-sr04
- behavioral modeling
- BASYS3
- vivado
- FND
- Recursion
- DHT11
- pwm
- Edge Detector
- verilog
- D Flip Flop
- i2c 통신
- KEYPAD
- stop watch
- java
- uart 통신
- test bench
Archives
- Today
- Total
목록chattering (1)
거북이처럼 천천히
Verilog RTL 설계(7월 17일 - 6, Advanced Clock Mode - 3)
1. Chattering 문제 발생 1.1. 문제의 원인button을 눌러 초나 분 값을 증가시키고자 하는데, Chattering으로 인해 한 번의 버튼 누름으로 값이 2 이상 씩 증가한다.chattering 문제는 다양한 원인을 갖고 있지만, 대표적으로 버튼의 내부에 있는 스프링 노후화로 인한 발생, 저렴한 버튼으로 인한 문제 발생이 있다. 1.2. 문제 해결 방법 (소프트웨어적인 해결 방법 사용)Chattering 문제를 해결하는 방법에는 소프트웨어적으로 해결하는 방법과 하드웨어적으로 해결하는 방법이 있다. ▶ 하드웨어적인 해결 방법하드웨어적으로 해결하는 방법에는 capacitor를 Switch와 병렬 연결시켜 Chattering 문제를 해결할 수 있다.capacitor에 충전된 전하를 ..
RTL Design/Verilog RTL 설계
2024. 7. 21. 11:12