일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | ||||
4 | 5 | 6 | 7 | 8 | 9 | 10 |
11 | 12 | 13 | 14 | 15 | 16 | 17 |
18 | 19 | 20 | 21 | 22 | 23 | 24 |
25 | 26 | 27 | 28 | 29 | 30 | 31 |
- hc-sr04
- stop watch
- pwm
- half adder
- FND
- i2c 통신
- gpio
- Pspice
- KEYPAD
- soc 설계
- ring counter
- test bench
- structural modeling
- Algorithm
- prescaling
- Edge Detector
- java
- DHT11
- Recursion
- D Flip Flop
- dataflow modeling
- BASYS3
- vivado
- uart 통신
- Linked List
- verilog
- behavioral modeling
- ATMEGA128A
- atmega 128a
- LED
- Today
- Total
목록ctc mode (3)
거북이처럼 천천히

Verilog를 공부하면서 ATmega에 대한 감각과 지식을 점차 사라지는 것을 느꼈다.... 그래서 Verilog 1차 정리를 다한 뒤, 8bit timer / counter 0, 2와 다양한 모드을 이용해 펄스파형을 출력하고,관찰함으로서 ATmega 128의 timer/counter를 다시 정리 및 상기하도록 하겠다. 1. 8bit Timer / Counter 0 (CTC Mode)환경) PB4(OC0)을 파형 출력핀으로 설정 Prescaler, N : 128Output Compare Register 0, OCR0 : 174Frequency of output compare 0 Signal, foc0 : 357.1428571Hz 설명) CTC Mode의 Time diagram은 다음과 같다. T..

서론 해당 게시물은 CTC Mode와 Normal Mode, Fast PWM Mode를 공부하면 궁금해 했던 점에 대해서 실험(?)하는 게시물이다. 따라서 CTC Mode와 Normal Mode, Fast PWM Mode에 대해서 궁금하다면 각 게시글을 참고하기 바란다. 본론 (CTC Mode)1. 8bit Timer/Counter 2, 256분주, OCRn (=Output Compare Register n) = 224 → OC2 = 138.8888889Hz 1) Output Compare Match Interrupt가 발생하면 OC2 signal을 Toggle 한다. 2) 초기 전압은 0V이지만, Output Compare Match Interrupt가 발생하면 5V로 Set된다. 3) 초기 ..

서론 이번 게시글부터 8bit Timer / Counter와 ATmega 128A의 클럭 신호 (16MHz)을 이용하여 다양한 신호를 출력해 볼 것이다. 이를 통해 CTC Mode, Normal Mode, Fast PWM Mode 등 다양한 파형 발생모드 (Waveform Generation Mode)에 대해서 공부할 것이며, 이에 따른 발생할 수 있는 Interrupt와 분주비 설정에 따른 출력 신호의 주파수 변화에 대해서 알아볼 예정이다. 먼저, CTC Mode를 활용한 다양한 신호를 출력함으로서 CTC Mode에 대해서 공부해 보도록 하겠다. 본론 (CTC Mode에 대한 이론) Q) CTC Mode란 무엇인가? A) CTC Mode는 Clear Time on Compare Match Mo..