Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | ||||
| 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| 11 | 12 | 13 | 14 | 15 | 16 | 17 |
| 18 | 19 | 20 | 21 | 22 | 23 | 24 |
| 25 | 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- LED
- vivado
- pwm
- atmega 128a
- D Flip Flop
- gpio
- i2c 통신
- prescaling
- structural modeling
- BASYS3
- dataflow modeling
- verilog
- Pspice
- ATMEGA128A
- ring counter
- soc 설계
- FND
- half adder
- Edge Detector
- test bench
- behavioral modeling
- Linked List
- DHT11
- Algorithm
- hc-sr04
- uart 통신
- java
- stop watch
- KEYPAD
- Recursion
Archives
- Today
- Total
목록duty step (1)
거북이처럼 천천히
Verilog RTL 설계(8월 1일 - 1, PWM - 5)
1. Period = 100usec, Frequency = 10kHz인 Pulse wave를 128단계로 나누어 컨트롤하는 모듈 설계 Pulse wave를 128단계로 나누어 컨트롤하는 모듈 >// PWM Duty ratio 128module PWM_Duty_Ratio_cntr( input clk, reset_p, input [6:0] duty, output pwm); // Declare parameter. parameter sysclk_freq = 100_000_000; parameter duty_step = 128; parameter pwm_freq = 10_000; parameter temp = sysclk_freq / duty_step / ..
RTL Design/Verilog RTL 설계
2024. 8. 2. 15:07