Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- soc 설계
- Linked List
- test bench
- Algorithm
- prescaling
- dataflow modeling
- stop watch
- structural modeling
- gpio
- java
- hc-sr04
- BASYS3
- DHT11
- KEYPAD
- Recursion
- half adder
- pwm
- D Flip Flop
- Pspice
- verilog
- uart 통신
- ATMEGA128A
- LED
- vivado
- ring counter
- behavioral modeling
- atmega 128a
- i2c 통신
- Edge Detector
- FND
Archives
- Today
- Total
목록half-adder (1)
거북이처럼 천천히
Verilog RTL 설계 (6월 13일 - 1)
1.What is the Dataflow modeling?Dataflow modleling은 논리 회로내에서 데이터의 흐름에 따라 논리회로를 설계하는 기법을 의미한다.따라서 Dataflow modeling은 "입력 데이터가 어떠한 과정을 거쳐 어떻게 출력 단자로 출력되는가?"를 중심으로 회로를 설계한다.Dataflow modelingd은 특징은 다음과 같다.1. 산술, 논리, 비트 연산자를 사용할 수 있다.2. "assign" 키워드를 통해 입력 포트의 변화가 발생하면 이를 다시 연산한다.3. 모든 assign 문은 프로그래밍 언어처럼 순차적으로 수행하는 것이 아닌 모든 assign문을 병렬 처리를 수행하여 동시에 처리 및 출력한다. 2. 그럼, assign 키워드는 무엇이며, 어떤 역활을 수행하..
RTL Design/Verilog RTL 설계
2024. 6. 14. 08:40