Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- dataflow modeling
- DHT11
- atmega 128a
- BASYS3
- Recursion
- uart 통신
- gpio
- FND
- structural modeling
- vivado
- i2c 통신
- hc-sr04
- behavioral modeling
- half adder
- soc 설계
- LED
- java
- Edge Detector
- ring counter
- Algorithm
- prescaling
- D Flip Flop
- stop watch
- KEYPAD
- Pspice
- ATMEGA128A
- verilog
- pwm
- test bench
- Linked List
Archives
- Today
- Total
목록j-k flip flop (1)
거북이처럼 천천히
Verilog RTL 설계(6월 25일 - 1, J-K Flip Flop)
1. S-R Flip FlopS-R Flip Flop은 S-R Latch의 CP(Clock Pulse)에 펄스 전이 검출기를 장착하여 edge에서 동작하는 Flip Flop이다.S-R Flip Flop의 게이트 회로는 다음과 같은 회로도를 갖는다.S-R Flip Flop은 S-R Latch의 CP 단자에 펄스 전이 검출기를 장착하여 edge에서 동작하는 edge trigger일 뿐, S-R Latch가 갖고 있는 문제점인 "입력값으로 S = 1, R = 1을 주었다가 S = 0, R = 0을 주면 회로의 출력값이 발진한다." 은 그대로 갖고 있다. 2. J - K Flip Flop이전 블로그에서 다루었던 D Flip Flop 은 S-R Flip Flop의 문제점을 "하나의 입력만 받고, 내부..
RTL Design/Verilog RTL 설계
2024. 6. 27. 12:08