Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 8 | 9 | 10 | 11 | 12 | 13 | 14 |
| 15 | 16 | 17 | 18 | 19 | 20 | 21 |
| 22 | 23 | 24 | 25 | 26 | 27 | 28 |
| 29 | 30 |
Tags
- pwm
- uart 통신
- behavioral modeling
- structural modeling
- vivado
- DHT11
- i2c 통신
- LED
- dataflow modeling
- soc 설계
- FND
- hc-sr04
- ATMEGA128A
- half adder
- D Flip Flop
- Pspice
- verilog
- test bench
- BASYS3
- KEYPAD
- gpio
- java
- ring counter
- stop watch
- Linked List
- prescaling
- Edge Detector
- Algorithm
- Recursion
- atmega 128a
Archives
- Today
- Total
목록look up table (1)
거북이처럼 천천히
Verilog RTL 설계 (6월 24일 - 3)
1. FPGA에서는 Gate 관점이 아닌 MUX 관점에서 회로를 설계한다.FPGA 내부에는 D Flip-Flop와 LUT (Look Up Table)를 기본 구성 요소로 갖고 있다.LUT는 임의의 Gate의 Truth Table를 보고, Truth Table에 맞게 설계 및 프로그래밍할 수 있다.LUT는 MUX 구조로 구현된다. ⭐ ⭐ ⭐ ⭐ ⭐ Q) Gate 기반으로 회로 설계와 비교 했을 때, MUX 기반으로 회로 설계의 장점은 무엇인가?유연성 : Truth Table만 있다면 MUX를 통해 다양한 게이트 및 논리 함수를 구현할 수 있다.즉, 하드웨어 수정 없이 프로그래밍을 통한 기능 변경이 가능하다.아래는 간단하게 AND, OR gate를 MUX를 통해 구현한 경우이다. 아래 사진을 통해 알 ..
RTL Design/Verilog RTL 설계
2024. 6. 25. 22:19