Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- atmega 128a
- test bench
- Edge Detector
- pwm
- BASYS3
- prescaling
- FND
- DHT11
- ring counter
- ATMEGA128A
- behavioral modeling
- D Flip Flop
- i2c 통신
- vivado
- soc 설계
- structural modeling
- stop watch
- Linked List
- LED
- verilog
- hc-sr04
- Recursion
- Algorithm
- Pspice
- uart 통신
- KEYPAD
- gpio
- java
- half adder
- dataflow modeling
Archives
- Today
- Total
목록propagation delay time (1)
거북이처럼 천천히
Verilog RTL 설계(7월 22일 - 3, 4X4 Matrix Keyboard - 3)
1. Button을 짧은 시간동안 연속적으로 누를 경우, 이전 값이 잠깐 출력되는 문제점이 발생1.1. 문제 현상버튼을 짧은 시간동안 연속적으로 누르면 FND에서 이전 값이 잠깐 출력되는 문제점이 발생한다. 1.2. 문제 원인아래 코드와 함께 이해하고자 한다면 쉽게 이해할 수 있다.// state에서 next_state로 넘어가는 시점은 clk_10msec_n 일때, 넘어갔다.always @(posedge clk or posedge reset_p) begin if(reset_p) state = SCAN0; else if(clk_10msec_n) state = next_state;end''' (중간 생략) '''// Row값과 Col값을 비교하여 입력된 키 값을 찾아 Key_va..
RTL Design/Verilog RTL 설계
2024. 7. 25. 22:18