Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- FND
- vivado
- Recursion
- i2c 통신
- D Flip Flop
- java
- prescaling
- Edge Detector
- dataflow modeling
- test bench
- ATMEGA128A
- structural modeling
- verilog
- ring counter
- BASYS3
- Linked List
- stop watch
- Pspice
- soc 설계
- half adder
- pwm
- gpio
- LED
- hc-sr04
- uart 통신
- behavioral modeling
- KEYPAD
- atmega 128a
- DHT11
- Algorithm
Archives
- Today
- Total
목록ripple effect (1)
거북이처럼 천천히
Verilog RTL 설계(7월 15일 - 1, 오전 내용 복습)
1. Sequential logic circuit은 Combinational logic circuit와 Register (D Flip - Flop)의 조합으로 이루어진다.이전 게시글 통해 알 수 있듯이Sequential logic circuit은 Combinational logic circuit와 Register (D Flip - Flop)의 조합으로 이루어져 있음을 확인할 수 있다.Up / Down Counter = adder (조합 논리 회로) + D Flip FlopRing Counter = shift operator (조합 논리 회로) + D Flip Flop순차 논리 회로는 조합 논리회로와 레지스터의 조합으로 구성되어 있으며, FPGA에서는 "레지스터는 D Flip Flop"임을 의미한다. 2...
RTL Design/Verilog RTL 설계
2024. 7. 15. 19:44