Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | ||||
| 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| 11 | 12 | 13 | 14 | 15 | 16 | 17 |
| 18 | 19 | 20 | 21 | 22 | 23 | 24 |
| 25 | 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- hc-sr04
- D Flip Flop
- verilog
- DHT11
- dataflow modeling
- stop watch
- test bench
- Pspice
- behavioral modeling
- FND
- Recursion
- atmega 128a
- soc 설계
- pwm
- half adder
- i2c 통신
- Algorithm
- Linked List
- ring counter
- Edge Detector
- uart 통신
- BASYS3
- prescaling
- structural modeling
- java
- vivado
- ATMEGA128A
- LED
- gpio
- KEYPAD
Archives
- Today
- Total
목록synchronous mod-16 up counter (1)
거북이처럼 천천히
Verilog RTL 설계(7월 12일 - 2, 동기식 카운터 - 1)
1. 비동기식 카운터비동기식 카운터는 첫 번째 플립플롭만 클럭 펄스 (Clock Pulse)와 동기화되어 있는 카운터를 의미한다.비동기식 카운터 중 하나인 리플 카운터 (Ripple Counter)을 이용하여 비동기식 업, 다운 카운터를 설계했다.https://jbhdeve.tistory.com/201 Verilog RTL 설계(6월 25일 - 3, Counter)1. Counter들어오는 펄스 신호를 세는 장치이전까지 카운트 했던 값에다가 +1을 하며, 카운트해야 하기 때문에 기억 소자가 필요하다.따라서 이전까지 카운트 했던 값을 임시 저장하기 위해 기억jbhdeve.tistory.com 하지만, 비동기식 카운터는 첫 번째 플립플롭만 클럭 펄스와 동기화 되어 있기 때문에 클럭 변화에 대해서 카운트 값이..
RTL Design/Verilog RTL 설계
2024. 7. 13. 20:53