Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | ||||
| 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| 11 | 12 | 13 | 14 | 15 | 16 | 17 |
| 18 | 19 | 20 | 21 | 22 | 23 | 24 |
| 25 | 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- ATMEGA128A
- behavioral modeling
- i2c 통신
- uart 통신
- Edge Detector
- KEYPAD
- BASYS3
- verilog
- DHT11
- atmega 128a
- Linked List
- vivado
- half adder
- hc-sr04
- java
- Algorithm
- stop watch
- structural modeling
- dataflow modeling
- soc 설계
- Recursion
- FND
- LED
- gpio
- D Flip Flop
- prescaling
- ring counter
- pwm
- Pspice
- test bench
Archives
- Today
- Total
목록t flip-flop (1)
거북이처럼 천천히
Verilog RTL 설계(6월 25일 - 2, T Flip Flop)
1. T LatchJ-K Latch에서 입력값으로 J = 1, K = 1을 주었을 때, 출력값, Q(t+1)은 이전 출력값, Q(t)를 Toggle시켜 출력한다.T Latch는 J-K Latch에서 입력 J와 입력 K을 하나로 묶어서 하나의 T로 동작하는 Latch이다.따라서 T Latch는 J-K Latch의 동작 중에서 입력값으로 J = 1, K =1이 들어왔을 때, 이전 출력값을 Toggle시켜 출력시키는 기능을 가져와 구현한 Flip Flop이라고도 볼 수 있다.T Latch의 게이트 회로와 블록도는 아래와 같다. 2. T Flip FlopT Flip Flop은 T Latch에서 CP(Clock Pulse)의 단자에 펄스 전이 검출기를 장착하여 edge에서 동작하는 Flip Flop이다.따라..
RTL Design/Verilog RTL 설계
2024. 6. 28. 14:45