Notice
Recent Posts
Tags
- 8bit timer/counter
- sequential logic circuit
- 4bit parallel adder
- Set
- MUX
- fast pwm mode
- behavioral modeling
- atmega 128a
- java
- structural modeling
- behavior modeling
- gpio
- interrupt
- Recursion
- full adder
- Comparator
- structure
- LED
- atmega 128
- half adder
- dataflow modeling
- Linked List
- ATMEGA128A
- timer / counter
- Method
- interface
- ctc mode
- verilog
- Algorithm
- normal mode
목록t flip-flop (1)
거북이처럼 천천히
Verilog RTL 설계(6월 25일 - 2, T Flip Flop)
1. T LatchJ-K Latch에서 입력값으로 J = 1, K = 1을 주었을 때, 출력값, Q(t+1)은 이전 출력값, Q(t)를 Toggle시켜 출력한다.T Latch는 J-K Latch에서 입력 J와 입력 K을 하나로 묶어서 하나의 T로 동작하는 Latch이다.따라서 T Latch는 J-K Latch의 동작 중에서 입력값으로 J = 1, K =1이 들어왔을 때, 이전 출력값을 Toggle시켜 출력시키는 기능을 가져와 구현한 Flip Flop이라고도 볼 수 있다.T Latch의 게이트 회로와 블록도는 아래와 같다. 2. T Flip FlopT Flip Flop은 T Latch에서 CP(Clock Pulse)의 단자에 펄스 전이 검출기를 장착하여 edge에서 동작하는 Flip Flop이다.따라..
Verilog/Verilog RTL 설계
2024. 6. 28. 14:45