Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | ||||
| 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| 11 | 12 | 13 | 14 | 15 | 16 | 17 |
| 18 | 19 | 20 | 21 | 22 | 23 | 24 |
| 25 | 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- uart 통신
- Recursion
- vivado
- hc-sr04
- pwm
- Edge Detector
- Linked List
- LED
- DHT11
- test bench
- ATMEGA128A
- i2c 통신
- verilog
- half adder
- ring counter
- prescaling
- Algorithm
- java
- stop watch
- dataflow modeling
- FND
- soc 설계
- KEYPAD
- D Flip Flop
- atmega 128a
- BASYS3
- gpio
- behavioral modeling
- structural modeling
- Pspice
Archives
- Today
- Total
목록timer (1)
거북이처럼 천천히
통합 시계
1. 개발 목적이전에 배웠던 "일반 시계"와 "Stop Watch", "Cooking Watch" 지식을 기반으로 통합형 시계를 만들고자 한다.이를 통해 일반 시계와 Stop Watch, Cooking Watch에 대해서 복습하고, 여러 시계 모듈을 통합하는 과정에서 디지털 회로도의 이해하는 능력과 Verilog의 프로그래밍 실력을 향상 시킬 수 있다. 2. 시계 동작 설명통합 시계는 총 3가지의 모드를 갖는다.- 첫 번째 모드) 일반 시계 모드- 두 번째 모드) Stop Watch 모드- 세 번째 모드) Cooking Watch 모드각각의 모드들은 다음과 같은 버튼 갯수와 역활을 갖는다.▶ 일반 시계 모드는 버튼 3개를 갖는다. - watch / set 버튼 : 시계 모드와 설정 모드를 변..
RTL Design/Verilog 프로젝트
2024. 7. 30. 16:28