Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 8 | 9 | 10 | 11 | 12 | 13 | 14 |
| 15 | 16 | 17 | 18 | 19 | 20 | 21 |
| 22 | 23 | 24 | 25 | 26 | 27 | 28 |
| 29 | 30 |
Tags
- Edge Detector
- dataflow modeling
- structural modeling
- LED
- test bench
- uart 통신
- BASYS3
- Pspice
- pwm
- FND
- stop watch
- prescaling
- half adder
- behavioral modeling
- vivado
- soc 설계
- hc-sr04
- ring counter
- Linked List
- i2c 통신
- KEYPAD
- java
- atmega 128a
- ATMEGA128A
- Recursion
- D Flip Flop
- Algorithm
- DHT11
- verilog
- gpio
Archives
- Today
- Total
목록xadc (1)
거북이처럼 천천히
Verilog RTL 설계(8월 12일 - 1, ADC Converter - 1)
1. Convert from analog to digitalBasys3는 XADC(Xilinx Analog-to-Digital Converter) 을 통해 완전한 아날로그-디지털 변환 모듈을 설계 되어 있지 않지만, 12bit 해상도를 갖고, 아날로그 값을 디지털 값으로 변환할 수 있다.따라서 사용자는 Basys3에 내장된 XADC 기능을 FPGA 프로그래밍을 통해 접근 및 활요이 가능하다. 1.1. XADC (Xilinx Analog-to-Digital Converter)정의 : XADC는 Xilinx 사에서 개발한 내장형 아날로그-디지털 변환기기능 : 아날로그 신호를 디지털 값으로 변환할 수 있으며, 이를 통해 Basys3가 온도, 전압, 전류 등의 아날로그 값을 읽고, 처리할 수..
RTL Design/Verilog RTL 설계
2024. 8. 18. 01:27