Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- java
- i2c 통신
- prescaling
- Recursion
- test bench
- Pspice
- D Flip Flop
- atmega 128a
- half adder
- soc 설계
- DHT11
- ATMEGA128A
- BASYS3
- ring counter
- LED
- Algorithm
- gpio
- Linked List
- structural modeling
- verilog
- FND
- stop watch
- dataflow modeling
- vivado
- hc-sr04
- Edge Detector
- KEYPAD
- behavioral modeling
- pwm
- uart 통신
Archives
- Today
- Total
목록xadc converter (1)
거북이처럼 천천히
Verilog RTL 설계(8월 12일 - 2, ADC Converter - 2)
1. XADC (Xilinx Analog-to-Digital Converter) 모듈의 Parameter 역활 및 의미생성된 XADC 모듈는 아래와 같은 parameter 값을 갖는다.module xadc_wiz_1( daddr_in, // Address bus for the dynamic reconfiguration port dclk_in, // Clock input for the dynamic reconfiguration port den_in, // Enable Signal for the dynamic reconfiguration port di_in, ..
RTL Design/Verilog RTL 설계
2024. 8. 18. 19:33