Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- Edge Detector
- Recursion
- gpio
- stop watch
- uart 통신
- behavioral modeling
- BASYS3
- structural modeling
- dataflow modeling
- FND
- atmega 128a
- ring counter
- LED
- Linked List
- D Flip Flop
- vivado
- java
- pwm
- KEYPAD
- Pspice
- verilog
- half adder
- ATMEGA128A
- prescaling
- Algorithm
- i2c 통신
- soc 설계
- test bench
- DHT11
- hc-sr04
Archives
- Today
- Total
거북이처럼 천천히
리셋형 10진 비동기 업 카운터 본문
1. 리셋형 10진 비동기 업 카운터란?
- 0 부터 9까지 Up counting을 하는 업 카운트
- 9 (1001)에서 10 (1010)으로 넘어가게 되면 리셋되어 다시 0 (0000)으로 돌아가 업 카운트한다.
- JK Flip-Flop으로 구성하며, 비동기식 카운터이기 때문에 첫 번째 플립플롭에만 CP (클롭 펄스)와 동기화되어 있고, 나머지 플립플롭들은 이전 플릅플롭의 출력을 CLK 단자와 연결하여 이전 플립플롭의 출력과 동기화되어 있다.
- 리셋형 10진 비동기 업 카운터 동작은 다음과 같다.
QA | QB | QC | QD | QD QC QB QA | 10진수 |
0 | 0 | 0 | 0 | 0000 | 0 |
1 | 0 | 0 | 0 | 0001 | 1 |
0 | 1 | 0 | 0 | 0010 | 2 |
1 | 1 | 0 | 0 | 0011 | 3 |
0 | 0 | 1 | 0 | 0100 | 4 |
1 | 0 | 1 | 0 | 0101 | 5 |
0 | 1 | 1 | 0 | 0110 | 6 |
1 | 1 | 1 | 0 | 0111 | 7 |
0 | 0 | 0 | 1 | 1000 | 8 |
1 | 0 | 0 | 1 | 1001 | 9 |
Reset | 1010 -> 0000 | 10 -> 0 | |||
1 | 0 | 0 | 0 | 0001 | 1 |
2. 리셋형 10진 비동기 업 카운터 블록도
- 10진 업 카운터이기 때문에 기본적으로 16진 비동기 업 카운터여야 하며, 여기에 NAND 게이트를 추가하여 10 (1010)이 될 떼 0 (0000)으로 리셋 되도록 만들었다.
- 이 카운터의 출력인 D는 MSB이며, 출력인 A는 LSB이다.
- 0 ~ 9 까지 일반적인 업 카운터를 하다가 DCBA 값이 1001 → 1010으로 변화하게 되면 NAND 게이트에 의해서 CLR 값이 0이 되며, 이로 인해 리셋형 10진 비동기 업 카운터 블록도의 출력 값이 리셋되어 1001 → 0000 으로 변화하게 된다.
- 이를 통해 리셋형 10진 비동기 업 카운터는 0 ~ 9까지 반복적으로 카운터 한다.
'논리 회로 > 디지털 논리 회로' 카테고리의 다른 글
7-Segment (1) | 2024.07.10 |
---|---|
동기식 카운터 (Synchronous Counter) (0) | 2024.07.08 |
비동기식 카운터 (Asynchronous Counter) (0) | 2024.07.07 |
JK Flip-Flop / T Flip-Flop (0) | 2024.07.06 |
SR Flip-Flop / D Flip-Flop (0) | 2024.07.06 |