Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
Tags
- DHT11
- KEYPAD
- pwm
- hc-sr04
- Pspice
- vivado
- i2c 통신
- Edge Detector
- gpio
- ATMEGA128A
- Recursion
- dataflow modeling
- half adder
- ring counter
- Linked List
- LED
- verilog
- behavioral modeling
- soc 설계
- structural modeling
- stop watch
- uart 통신
- FND
- java
- atmega 128a
- D Flip Flop
- prescaling
- BASYS3
- Algorithm
- test bench
Archives
- Today
- Total
거북이처럼 천천히
SoC 구조 및 설계 - 1강, SoC의 개념과 기술 발전 현황 (1) 본문
1. System on a Chip
- 하나의 칩 안에 다양한 기능을 수행하는 시스템이 내장되어 있음을 의미
- 미세 공정 기술의 발달을 통해 chip의 size가 작아짐에 따라 Cost, 소비 전력, CPU 성능 향상 등의 장점을 획득
- 과거에는 CPU, Memory, Peripheral 등이 하나의 보드상에서 큰 사이즈를 갖고, 존재하였다면
현재는 작은 크기의 SoC Chip내에 동일한 기능을 갖는 시스템이 존재한다.
2. SoC의 장점 및 단점
2.1) SoC의 장점
- 고성능, 저전력, 안정적인 제품 제작 가능
- 시스템 개발 기간 및 노력의 단축
- 조립의 용이성
- 제품의 form factor가 작아짐
2.2) SoC의 단점
- 다양한 기능을 집적하므로 개발 기간이 김 (ASIC)
▶ 이를 극복하기 위해 검증된 IP, Platform을 사용 - 설계 검증 시간이 증가
▶ UVM (Universal Verification Machine)과 같은 검증된 Tool 사용
3. Platform and Intellectual Property
3.1) Time-to-Market 과 회로 설계의 변화
- Time-to-Market 그래프에 따르면 빠르게 개발해야 수익 측면에 높은 수익을 얻을 수 있다. 따라서 빠르게 개발하는 것이 시장 선점에 있어 중요하다.
- 따라서 처음에는 Gate Level (=Schematic)에서 회로 설계를 하였지만, 점차 RTL Level에서 HDL를 통해 상대적으로 빠른 시간내에 회로 설계하게 되었다.
3.2) Bus System
- 기존 디자인에서 새로운 IP을 추가하거나 제거하는 경우에는 Bus System을 통해 손쉽게 수정이 가능하다.
- 대표적으로 AMBA (Advanced Microcontroller Bus Architecture)있다.
3.3) Platform
3.4) SoC Platform Example
3.5) Reuse of IP
3.6) SoC Design Processing
'FPGA 정리' 카테고리의 다른 글
SoC 구조 및 설계 - 1강, SoC의 개념과 기술 발전 현황 (2) (0) | 2024.12.02 |
---|