Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- Recursion
- soc 설계
- ring counter
- dataflow modeling
- test bench
- Pspice
- hc-sr04
- Algorithm
- prescaling
- LED
- half adder
- i2c 통신
- Linked List
- gpio
- Edge Detector
- java
- stop watch
- behavioral modeling
- structural modeling
- KEYPAD
- vivado
- atmega 128a
- verilog
- BASYS3
- FND
- ATMEGA128A
- D Flip Flop
- pwm
- uart 통신
- DHT11
Archives
- Today
- Total
목록결합 연산자를 통해 shift 연산자를 대체할 수 있다. (1)
거북이처럼 천천히
Verilog RTL 설계(7월 12일 - 6, 링 카운터)
1. Ring CounterRing 형태로 순환되는 Counter출력 값 중에서 하나의 비트 값만 1이고, 나머지 비트는 0을 갖게되며, 순차적으로 Shift되며 출력된다.Ring 형태로 순환되는 구조를 갖기 때문에 마지막 비트에서 다시 첫 번째 비트로 돌아 온다.n 개의 플립플롭을 갖는다면 n개의 서로 다른 상태를 갖는다.주로 순차적인 흐름 및 제어 필요한 시스템에서 사용된다.Verilog는 병렬적 처리를 하기 때문에 순차적인 처리를 설계하고 싶을 경우, 링 카운터를 사용한다. 2. Behavioral modeling of Ring Counter (Positive edge trigger)// Behavioral Modeling of Ring Countermodule Behavioral_Mode..
RTL Design/Verilog RTL 설계
2024. 7. 14. 21:44