Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- ring counter
- D Flip Flop
- Algorithm
- dataflow modeling
- stop watch
- atmega 128a
- Pspice
- Edge Detector
- prescaling
- Linked List
- DHT11
- hc-sr04
- verilog
- java
- pwm
- soc 설계
- FND
- i2c 통신
- LED
- behavioral modeling
- vivado
- gpio
- uart 통신
- half adder
- test bench
- ATMEGA128A
- BASYS3
- structural modeling
- KEYPAD
- Recursion
Archives
- Today
- Total
목록전파 지연 시간 (1)
거북이처럼 천천히
디지털 신호 기초
1. High와 Low 레벨의 전압 기준디지털 신호에서 High 레벨은 3.3V or 5.0V, Low 레벨은 0V로 정의된다. 그러나, 정확한 전압값으로 High 레벨과 Low 레벨을 인식한다면 논리 회로에서 정확한 동작하기 힘들다.→ 신호가 전달되는 과정에서 노이즈 및 손실이 발생하기 때문에 전압의 변화가 발생한다.따라서 어느 정도 전압 값의 범위를 정의하여 "해당 영역에 전압 값을 갖는다면 High 레벨로 인식하겠다.", "해당 영역에 전압 값을 갖는다면 Low 레벨로 인식하겠다." 형식으로 동작하도록 설계하는 것이다.High 레벨과 Low 레벨로 인식하는 전압 기준은 논리 게이트 마다 다르다. 2. 잡음 여유도 (Noise Margin)위 논리 레벨의 전압 기준을 보면 출력 전압과 입력 전압..
논리 회로/디지털 논리 회로
2024. 6. 26. 21:43