Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- D Flip Flop
- DHT11
- LED
- soc 설계
- behavioral modeling
- ATMEGA128A
- gpio
- Recursion
- i2c 통신
- atmega 128a
- uart 통신
- test bench
- prescaling
- stop watch
- KEYPAD
- java
- Edge Detector
- pwm
- vivado
- half adder
- Linked List
- FND
- ring counter
- Pspice
- Algorithm
- dataflow modeling
- BASYS3
- structural modeling
- hc-sr04
- verilog
Archives
- Today
- Total
거북이처럼 천천히
디지털 신호 기초 본문
1. High와 Low 레벨의 전압 기준
- 디지털 신호에서 High 레벨은 3.3V or 5.0V, Low 레벨은 0V로 정의된다.
- 그러나, 정확한 전압값으로 High 레벨과 Low 레벨을 인식한다면 논리 회로에서 정확한 동작하기 힘들다.
→ 신호가 전달되는 과정에서 노이즈 및 손실이 발생하기 때문에 전압의 변화가 발생한다. - 따라서 어느 정도 전압 값의 범위를 정의하여 "해당 영역에 전압 값을 갖는다면 High 레벨로 인식하겠다.", "해당 영역에 전압 값을 갖는다면 Low 레벨로 인식하겠다." 형식으로 동작하도록 설계하는 것이다.
- High 레벨과 Low 레벨로 인식하는 전압 기준은 논리 게이트 마다 다르다.
2. 잡음 여유도 (Noise Margin)
- 위 논리 레벨의 전압 기준을 보면 출력 전압과 입력 전압의 인식하는 범위, 영역이 다르다는 것을 확인할 수 있다.
- 이때, 디지털 회로에 잡음이 생겨 출력 전압이 변하더라도 논리 레벨을 정확하게 인식하기 위해 출력 전압 기준과 입력 전압 기준 간에 만들어 둔 전압 간격을 "잡음 여유도 (Noise Mrgin)"이라 한다.
- 즉, 출력 전압이 입력으로 전달하는 과정에서 노이즈 및 손실로 인해 출력 전압 값이 변하더라도 이를 고려하여 정확하게 논리 레벨 값을 인식하기 위해 입력 전압 측에서 여유롭게 논리 레벨의 전압 기준을 준 것이다.
- High 레벨 잡음 여유도 : Voh (Min) - Vih (Min)
- Low 레벨 잡음 여유도 : Vil (Max) - Vol (Max)
3. TTL, CMOS 란 무엇인가?
- TTL (Transistor - Transistor Logic)은 BJT(Bipolar Junction Transistor)를 주요 구성 부품으로 사용하는 디지털 로직 집적회로(IC)이다.
- CMOS (Complementary Metal Oxide Semiconductor)는 MOSFET를 주요 구성 부품으로 사용하는 디지털 로직 집적회로(IC)이다.
4. 전파 지연 시간 (Propagation Delay Time)
- 실제 전압의 레벨 변화는 이론대로 edge를 가지며 변하지는 않는다.
- 아래와 같이 Slope를 가지며 전압의 레벨 변화가 발생한다.
- 전압의 레벨 변화가 Slope을 가지고 변화하기 때문에 게이트에 입력을 주게 되면 출력값이 바로 출력되는 것이 아니라 지연 시간을 갖고, 출력된다.
- 이 때, 입력 신호가 변화하기 시작한 시점부터 출력 신호가 그에 반응하여 변화하는 시점까지의 시간을 "전파 지연시간" 이라 한다.
- Q) 전파 지연 시간을 측정하는 기준은 어떻게 되는가?
- A) 입력 신호의 전압 값이 변화하는 과정에서 50%에 도달했을 때를 시작으로 출력 신호가 이에 따라 전압 값이 변화하는 과정에서 50%에 도달했을 때를 끝으로 시간을 측정한다.
- 신호가 게이트를 통과하게 되면 PDT (Propagation Delay Time)이 발생하며, 이는 ns 단위로 발생한다.
5. Fan-in, Fan-out
- Fan-in : 논리 게이트의 동작에 영향을 주지 않고, 최대한으로 접속할 수 있는 입력단의 수
- Fan-out : 논리 게이트의 동작에 영향을 주지 않고, 최대한으로 접속할 수 있는 출력단의 수
- 하지만, Fan-out에서 무작정 입력단의 게이트를 연결하게 되면 각각의 게이트의 PDT에 따라서 논리 게이트의 PDT가 증가하기 때문에 동작에 지장이 간다.
- Fan-out 경우에는 세이트가 정상적으로 동작하기 위해서 적절한 전류가 필요한데, 무작정 출력단의 게이트를 늘리게 되면 각각의 게이트가 필요한 전류를 공급하기 힘들기 때문에 동작에 지장이 간다.
- 따라서 Fan-in, Fan-out에 적절한 수의 게이트를 연결하는 것이 중요하다.
6. Pull-up, Pull-down 저항이 왜 필요한가?
- 아래 회로도는 Pull-up, Pull-down 저항이 없는 경우를 나타내고 있다.
- 위 회로도에서 스위치가 닫히면 Vcc와 GND 간에 회로가 연결되는데, 이 때 두 지점 사이에 어떠한 소자도 없이 도선으로만 연결된 상태일 것이다.
- Q) 이때, Vcc와 GND간에 흐르는 전류의 양은 얼마인가?
A) Vcc와 GND간에 어떠한 소자도 없이 도선으로 연결된 상태이기 때문에 저항 값은 0이다. 옴의 법칙에 의해서 Vcc와 GND 간에 흐르는 전류는 Vcc / 0 = 무한대이다. 즉, Vcc와 GND 사이에 무한대의 전류가 흐를 것이다. - 따라서 이러한 상황이 발생하면 회로와 전원에 큰 문제를 발생 시키기 때문에 이를 위한 방지책이 필요한데, 그 방지책이 바로 "Pull-up, Pull-down 저항"이다.
- Pull-up, Pull-down 저항이 존재함으로서 해당 저항이 Vcc와 GND 간에 흐르는 전류의 양을 컨트롤 하게 되는 것이다.
'논리 회로 > 디지털 논리 회로' 카테고리의 다른 글
감산기 (0) | 2024.07.03 |
---|---|
4 bit parallel adder (4비트 병렬 가산기) (0) | 2024.07.02 |
가산기 (0) | 2024.06.30 |
카르노 맵 (1) (0) | 2024.06.27 |
부울 대수, 드 모르강의 정리 (0) | 2024.06.27 |