Notice
Recent Posts
Tags
- half adder
- atmega 128
- Linked List
- LED
- gpio
- ctc mode
- 8bit timer/counter
- Method
- fast pwm mode
- verilog
- 4bit parallel adder
- java
- Algorithm
- full adder
- behavioral modeling
- interrupt
- normal mode
- control led
- Set
- atmega 128a
- structural modeling
- timer / counter
- sequential logic circuit
- structure
- dataflow modeling
- ATMEGA128A
- Comparator
- behavior modeling
- interface
- Recursion
거북이처럼 천천히
부울 대수, 드 모르강의 정리 본문
1. 부울 대수와 부울 정리를 적용하여 간소화
< 3변수(A, B, C) 진리표>
<진리표를 통한 Sum of Product 형태로 논리식 표현>
<부울 대수와 부울 정리를 적용하여 간소화>
<간소화된 논리식을 통한 디지털 회로 구성>
<디지털 회로에 대한 시뮬레이션>
- 진리표와 동일하게 출력값, Y가 나타냄을 확인할 수 있으며, 이를 통해 간소화가 잘 되었음을 확인할 수 있다.
2. 드 모르강의 정리
- 드 모르강의 정리를 이용하면 AND와 OR로 표현된 논리식을 NOR와 NAND의 논리식으로 바꿀 수 있다.
- 제 1정리 : 각 변수를 부정한 것의 OR는 NAND와 같다.
- 제 2정리 : 각 변수를 부정한 것의 AND는 NOR와 같다.
2.1. PSpice를 통한 드 모르강의 정리 증명
- 진리표와 부울 대수와 부울 정리를 적용하여 간소화하였던 논리식에 대해서 드 모르강의 정리를 적용하면 다음과 같이 표현할 수 있다.
- 이를 게이트 회로로 구성한다면 다음과 같다.
- 드 모르강의 정리를 통해 변화된 게이트 또한 동일한 시뮬레이션 결과를 얻음으로서 드 모르강의 정리을 확인하였다.