Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- hc-sr04
- Edge Detector
- atmega 128a
- vivado
- stop watch
- verilog
- LED
- dataflow modeling
- D Flip Flop
- Algorithm
- soc 설계
- test bench
- pwm
- Linked List
- Pspice
- ATMEGA128A
- Recursion
- prescaling
- half adder
- ring counter
- FND
- BASYS3
- i2c 통신
- structural modeling
- gpio
- behavioral modeling
- DHT11
- KEYPAD
- java
- uart 통신
Archives
- Today
- Total
목록1 bit encoder (1)
거북이처럼 천천히
4 X 2 Encoder / 2 X 4 Decoder
1. EncoderEncoder는 2^n bit 크기를 갖는 데이터를 받아서 n bit 크기를 갖는 데이터를 출력으로 내보내는 논리 회로 및 장치이다.Encoder는 주로 다음과 같은 작업에 사용된다.- 데이터 전송 효율을 높이기 위한 데이터 압축- 데이터 보안을 위한 데이터 암호화- 다양한 센서 신호들을 디지털 신호로 변환하는 데 사용Encoder와 Decoder의 진리표는 다음과 같다. 2. DecoderDecoder는 부호화된 n bit 데이터를 입력받아 2^n bit 크기의 데이터를 출력으로 내보낸다.Encoder와 Decoder는 한 쌍의 짝을 이루어 사전에 약속된 진리표에 의해 encoding과 decoding을 할 수 있는 것이다. 1.1. Behavioral Mode..
RTL Design/Verilog 연습
2024. 7. 1. 19:45