일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 |
- atmega 128a
- pwm
- behavioral modeling
- uart 통신
- test bench
- D Flip Flop
- dataflow modeling
- Recursion
- ring counter
- gpio
- FND
- DHT11
- hc-sr04
- BASYS3
- Edge Detector
- stop watch
- ATMEGA128A
- prescaling
- Linked List
- soc 설계
- vivado
- structural modeling
- Algorithm
- KEYPAD
- java
- Pspice
- i2c 통신
- half adder
- LED
- verilog
- Today
- Total
목록D flip-flop (3)
거북이처럼 천천히

1. Chattering 문제 발생 1.1. 문제의 원인button을 눌러 초나 분 값을 증가시키고자 하는데, Chattering으로 인해 한 번의 버튼 누름으로 값이 2 이상 씩 증가한다.chattering 문제는 다양한 원인을 갖고 있지만, 대표적으로 버튼의 내부에 있는 스프링 노후화로 인한 발생, 저렴한 버튼으로 인한 문제 발생이 있다. 1.2. 문제 해결 방법 (소프트웨어적인 해결 방법 사용)Chattering 문제를 해결하는 방법에는 소프트웨어적으로 해결하는 방법과 하드웨어적으로 해결하는 방법이 있다. ▶ 하드웨어적인 해결 방법하드웨어적으로 해결하는 방법에는 capacitor를 Switch와 병렬 연결시켜 Chattering 문제를 해결할 수 있다.capacitor에 충전된 전하를 ..

1. D Flip-Flop의 IC Package (7474)D Flip-Flop은 IC 패키지 제품으로 만들어져 있으며, 고유 IC 번호는 '7474'이다.'7474' 패키지애는 2개의 플립플롭이 들어있다.'7474' D Flip-Flop은 다른 D Latch와 다르게 CLK 단자에 '펄스 전이 검출기'가 달려 있기 때문에 Edeg trigger에서 동작한다. 2. PSpice을 통한 7474 IC Package 구현 PSpice을 통해 7474 IC Package을 설계한 뒤, CLK 값이 0, 1을 set하여 Level trigger에서 동작하는 여부를 확인하고, CLK이 Positive edge에서 동작하는 여부를 확인하겠다. OR Gate는 CLK 값을 0, 1로 Constant set하기..

1. T LatchJ-K Latch에서 입력값으로 J = 1, K = 1을 주었을 때, 출력값, Q(t+1)은 이전 출력값, Q(t)를 Toggle시켜 출력한다.T Latch는 J-K Latch에서 입력 J와 입력 K을 하나로 묶어서 하나의 T로 동작하는 Latch이다.따라서 T Latch는 J-K Latch의 동작 중에서 입력값으로 J = 1, K =1이 들어왔을 때, 이전 출력값을 Toggle시켜 출력시키는 기능을 가져와 구현한 Flip Flop이라고도 볼 수 있다.T Latch의 게이트 회로와 블록도는 아래와 같다. 2. T Flip FlopT Flip Flop은 T Latch에서 CP(Clock Pulse)의 단자에 펄스 전이 검출기를 장착하여 edge에서 동작하는 Flip Flop이다.따라..