- structural modeling
- atmega 128a
- Algorithm
- ring counter
- ATMEGA128A
- ctc mode
- Recursion
- verilog
- dataflow modeling
- fast pwm mode
- Method
- Linked List
- structure
- normal mode
- half adder
- interface
- Set
- atmega 128
- LED
- gpio
- D Flip Flop
- Comparator
- behavioral modeling
- interrupt
- Pspice
- Shift Register
- full adder
- MUX
- java
- siso shift register
목록D flip-flop (2)
거북이처럼 천천히
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/ccPTme/btsInO9NdDs/29lE2uXlzHt2WpMblImTsk/img.png)
1. D Flip-Flop의 IC Package (7474)D Flip-Flop은 IC 패키지 제품으로 만들어져 있으며, 고유 IC 번호는 '7474'이다.'7474' 패키지애는 2개의 플립플롭이 들어있다.'7474' D Flip-Flop은 다른 D Latch와 다르게 CLK 단자에 '펄스 전이 검출기'가 달려 있기 때문에 Edeg trigger에서 동작한다. 2. PSpice을 통한 7474 IC Package 구현 PSpice을 통해 7474 IC Package을 설계한 뒤, CLK 값이 0, 1을 set하여 Level trigger에서 동작하는 여부를 확인하고, CLK이 Positive edge에서 동작하는 여부를 확인하겠다. OR Gate는 CLK 값을 0, 1로 Constant set하기..
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/cRcbIC/btsIfVnGCjz/hTxN36K64MgP8M4hlRrbFk/img.png)
1. T LatchJ-K Latch에서 입력값으로 J = 1, K = 1을 주었을 때, 출력값, Q(t+1)은 이전 출력값, Q(t)를 Toggle시켜 출력한다.T Latch는 J-K Latch에서 입력 J와 입력 K을 하나로 묶어서 하나의 T로 동작하는 Latch이다.따라서 T Latch는 J-K Latch의 동작 중에서 입력값으로 J = 1, K =1이 들어왔을 때, 이전 출력값을 Toggle시켜 출력시키는 기능을 가져와 구현한 Flip Flop이라고도 볼 수 있다.T Latch의 게이트 회로와 블록도는 아래와 같다. 2. T Flip FlopT Flip Flop은 T Latch에서 CP(Clock Pulse)의 단자에 펄스 전이 검출기를 장착하여 edge에서 동작하는 Flip Flop이다.따라..