Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | ||||
| 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| 11 | 12 | 13 | 14 | 15 | 16 | 17 |
| 18 | 19 | 20 | 21 | 22 | 23 | 24 |
| 25 | 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- KEYPAD
- LED
- Linked List
- gpio
- FND
- dataflow modeling
- vivado
- Algorithm
- Edge Detector
- verilog
- BASYS3
- prescaling
- half adder
- D Flip Flop
- i2c 통신
- DHT11
- test bench
- soc 설계
- ring counter
- atmega 128a
- pwm
- hc-sr04
- ATMEGA128A
- uart 통신
- stop watch
- Recursion
- behavioral modeling
- java
- Pspice
- structural modeling
Archives
- Today
- Total
목록Finite State Machine (1)
거북이처럼 천천히
Verilog RTL 설계(7월 22일 - 2, FSM 형식으로 Keypad 재구현)
1. FSM 기법이란?Finite State Machine시스템의 동작을 상태, 이벤트, 전이로 모델링하는 수학적 모델을 의미.시스템은 한 번에 단 하나의 상태만 가질 수 있다. 1.1. FSM의 장점복잡한 시스템 동작에 대해서 유한 상태로 나눈 뒤, 각각의 상태에 대한 동작과 다른 상태로 전이를 위한 조건을 정의함으로서 복잡한 시스템을 단순화할 수 있다.시스템의 동작을 여러 상태로 나누었기 때문에 디버깅 과정에서 문제가 발생했을 때, 어느 부분에서 문제가 발생했는지를 쉽게 파악하여 빠르게 고칠 수 있다. 1.2. FSM와 상태도(State diagram)과의 관계FSM은 시스템의 동작을 여러 상태로 나누어 현재 상태의 작업을 수행한 뒤, 발생한 이벤트에 따라 다른 이벤트로 전이된다.FSM의 시스템의..
RTL Design/Verilog RTL 설계
2024. 7. 23. 21:37