Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- vivado
- atmega 128a
- prescaling
- verilog
- ring counter
- Edge Detector
- Algorithm
- soc 설계
- Recursion
- behavioral modeling
- LED
- structural modeling
- half adder
- KEYPAD
- uart 통신
- stop watch
- pwm
- Pspice
- DHT11
- java
- FND
- gpio
- BASYS3
- test bench
- i2c 통신
- ATMEGA128A
- dataflow modeling
- D Flip Flop
- hc-sr04
- Linked List
Archives
- Today
- Total
목록Latch (1)
거북이처럼 천천히
Verilog RTL 설계 (6월 24일 - 4, 순차 논리 회로, Latch)
1. Sequential Logic Circuit 이란 무엇인가?Combinational Logic Cirucit은 현재 입력값에 의해서 회로의 출력 값이 결정되는 논리회로이다.Sequential Logic Circuit은 현재 입력값 뿐만 아니라 전 단의 과거 상태 값에 의해서 출력이 결정되는 논리 회로이다. 2. Sequential Logic Circuit에서 과거 상태를 기억하기 위해 메모리가 필요하다.Sequential Logic Circuit은 현재 입력과 전 단의 과거 상태에 의해 회로의 출력값이 결정되기 때문에 과거 상태를 기억할 수 있는 기억소자 (메모리)가 필요하다.논리 회로에서 대표적인 기억 소자에는 Flip Flop, Latch가 있다.Flip Flop과 Latch는 1bit 기..
RTL Design/Verilog RTL 설계
2024. 6. 26. 16:50