Notice
Recent Posts
Tags
- gpio
- structural modeling
- Set
- D Flip Flop
- interface
- atmega 128a
- fast pwm mode
- normal mode
- ring counter
- half adder
- Linked List
- MUX
- behavioral modeling
- Comparator
- dataflow modeling
- Shift Register
- atmega 128
- Recursion
- java
- ctc mode
- structure
- Method
- interrupt
- verilog
- full adder
- LED
- ATMEGA128A
- Algorithm
- siso shift register
- Pspice
목록Latch (1)
거북이처럼 천천히
Verilog RTL 설계 (6월 24일 - 4, 순차 논리 회로, Latch)
1. Sequential Logic Circuit 이란 무엇인가?Combinational Logic Cirucit은 현재 입력값에 의해서 회로의 출력 값이 결정되는 논리회로이다.Sequential Logic Circuit은 현재 입력값 뿐만 아니라 전 단의 과거 상태 값에 의해서 출력이 결정되는 논리 회로이다. 2. Sequential Logic Circuit에서 과거 상태를 기억하기 위해 메모리가 필요하다.Sequential Logic Circuit은 현재 입력과 전 단의 과거 상태에 의해 회로의 출력값이 결정되기 때문에 과거 상태를 기억할 수 있는 기억소자 (메모리)가 필요하다.논리 회로에서 대표적인 기억 소자에는 Flip Flop, Latch가 있다.Flip Flop과 Latch는 1bit 기..
Verilog/Verilog RTL 설계
2024. 6. 26. 16:50