일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 |
- hc-sr04
- behavioral modeling
- Recursion
- Linked List
- structural modeling
- Pspice
- D Flip Flop
- ATMEGA128A
- soc 설계
- FND
- gpio
- DHT11
- verilog
- stop watch
- LED
- prescaling
- KEYPAD
- Algorithm
- java
- pwm
- vivado
- half adder
- BASYS3
- atmega 128a
- uart 통신
- test bench
- Edge Detector
- ring counter
- i2c 통신
- dataflow modeling
- Today
- Total
목록T Flip Flop (2)
거북이처럼 천천히

1. Behavioral Modeling of T Flip Flop (Positive edge sensitive)// Behavioral modeling of T Flip Flopmodule Behavioral_Modeling_of_T_Flip_Flop_Positive( input t, input clk, enable, reset, output reg q ); always @(posedge clk or posedge reset) begin if(reset) q = 0; else if(enable) q = (t)? ~q : q; else q = q; end endmodule 2. Behavioral Modeling ..

1. JK Flip FlopSR Latch / Flip-Flop은 S = 1, R = 1 값을 입력으로 넣었을 때, 발진할 수 있다는 문제점을 갖고 있었다.D Latch / Flip-Flop은 이러한 문제점의 원인 S = 1, R = 1 값의 입력을 제한함으로써 문제점을 해결하였다.JK Latch / Flip-Flop은 S = 1, R = 1 값의 입력을 받되, 해당 입력값이 들어오면 이전 출력값을 Toggle 시켜 출력시킨다.JK Flip Flop은 다음과 같은 진리표와 논리 게이트 회로를 갖는다. 다시 정리하자면 다음과 같다.- SR Latch, F/F 는 S = 1, R = 1 입력값을 넣으면 출력 Q, Q'가 모두 0으로 출력한 뒤, 다시 S = 0, R = 0 입력값을 넣으면 출력 Q, Q'가..