Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- KEYPAD
- java
- atmega 128a
- gpio
- Recursion
- ATMEGA128A
- BASYS3
- dataflow modeling
- hc-sr04
- Edge Detector
- LED
- stop watch
- pwm
- behavioral modeling
- Algorithm
- half adder
- uart 통신
- i2c 통신
- D Flip Flop
- DHT11
- soc 설계
- ring counter
- verilog
- test bench
- structural modeling
- vivado
- prescaling
- Linked List
- Pspice
- FND
Archives
- Today
- Total
목록half-subtractor (1)
거북이처럼 천천히
감산기
1. 감산기 (Subtractor)감산기는 두 개의 이진수를 가지고 뺄셈 연산을 수행하는 논리 회로이다.하지만, 감산기는 가산기를 통해 연산 및 대체할 수 있기 때문에 상대적으로 잘 사용하지 않는다.이진수인 값인 B에 대해서 2의 보수를 취해준 뒤, A 값과 B의 2의 보수 값을 가산기를 통해 덧셈연산을 수행하면 감산기를 통한 뺄셈 연산 (A-B)을 수행한 것과 동일한 효과 및 기능을 얻을 수 있다. 2. Half subtractor1bit 크기를 갖는 이진수에 대한 뺄셈연산을 수행하는 논리회로반감산기는 Difference와 Borrow Output (자리 빌림 출력) 만 출력하며, Borrow Input (자리 빌림 입력) 을 입력값으로 받지 않는다.따라서 Half subtractor를 완전한 ..
논리 회로/디지털 논리 회로
2024. 7. 3. 10:43