Notice
Recent Posts
Tags
- Method
- Shift Register
- normal mode
- LED
- structure
- gpio
- interrupt
- java
- atmega 128a
- fast pwm mode
- Set
- verilog
- MUX
- ATMEGA128A
- D Flip Flop
- structural modeling
- Comparator
- half adder
- Pspice
- behavioral modeling
- full adder
- Recursion
- ctc mode
- siso shift register
- Linked List
- ring counter
- interface
- atmega 128
- dataflow modeling
- Algorithm
목록j-k latch (1)
거북이처럼 천천히
Verilog RTL 설계(6월 25일 - 1, J-K Flip Flop)
1. S-R Flip FlopS-R Flip Flop은 S-R Latch의 CP(Clock Pulse)에 펄스 전이 검출기를 장착하여 edge에서 동작하는 Flip Flop이다.S-R Flip Flop의 게이트 회로는 다음과 같은 회로도를 갖는다.S-R Flip Flop은 S-R Latch의 CP 단자에 펄스 전이 검출기를 장착하여 edge에서 동작하는 edge trigger일 뿐, S-R Latch가 갖고 있는 문제점인 "입력값으로 S = 1, R = 1을 주었다가 S = 0, R = 0을 주면 회로의 출력값이 발진한다." 은 그대로 갖고 있다. 2. J - K Flip Flop이전 블로그에서 다루었던 D Flip Flop 은 S-R Flip Flop의 문제점을 "하나의 입력만 받고, 내부..
Verilog/Verilog RTL 설계
2024. 6. 27. 12:08