Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | ||||
| 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| 11 | 12 | 13 | 14 | 15 | 16 | 17 |
| 18 | 19 | 20 | 21 | 22 | 23 | 24 |
| 25 | 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- uart 통신
- verilog
- FND
- vivado
- ring counter
- hc-sr04
- gpio
- KEYPAD
- Pspice
- dataflow modeling
- DHT11
- soc 설계
- structural modeling
- behavioral modeling
- Edge Detector
- test bench
- Recursion
- i2c 통신
- D Flip Flop
- BASYS3
- stop watch
- ATMEGA128A
- prescaling
- LED
- java
- Algorithm
- Linked List
- pwm
- atmega 128a
- half adder
Archives
- Today
- Total
목록parameter (1)
거북이처럼 천천히
Verilog RTL 설계 (6월 13일 - 5)
1. Parameter를 갖는 Module 설계- Q) 왜 Parameter를 갖는 Module를 설계하는가?모듈의 재사용성 및 범용성Parameter를 변경함으로써 다양한 디자인 요구에 쉽게 대응하기 위해서시뮬레이션와 테스트의 편의성을 위해서성능 최적화- 예시를 통해 Verilog에서 Module를 정의할 때, 어떻게 Parameter를 갖는 Module를 정의할 수 있는지를 살펴보자. 2. Parameter를 갖는 8bit comparator- 이번에는 입력 변수의 크기를 parameter로 정의한 comparator에 대해서 설계한다. module Comparator_by_using_parameter #(parameter N = 8) ( input [N-1:0] a, b, ..
RTL Design/Verilog RTL 설계
2024. 6. 15. 17:09