Notice
Recent Posts
Tags
- interface
- D Flip Flop
- atmega 128a
- Set
- siso shift register
- ATMEGA128A
- Pspice
- Method
- dataflow modeling
- atmega 128
- Linked List
- structure
- MUX
- Recursion
- gpio
- java
- full adder
- verilog
- interrupt
- LED
- fast pwm mode
- Shift Register
- Algorithm
- ctc mode
- ring counter
- half adder
- Comparator
- behavioral modeling
- normal mode
- structural modeling
목록parameter (1)
거북이처럼 천천히
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/bqIyE4/btsH0BwZng5/B3L3eG1Mva1CwYFVbNBNBK/img.png)
1. Parameter를 갖는 Module 설계- Q) 왜 Parameter를 갖는 Module를 설계하는가?모듈의 재사용성 및 범용성Parameter를 변경함으로써 다양한 디자인 요구에 쉽게 대응하기 위해서시뮬레이션와 테스트의 편의성을 위해서성능 최적화- 예시를 통해 Verilog에서 Module를 정의할 때, 어떻게 Parameter를 갖는 Module를 정의할 수 있는지를 살펴보자. 2. Parameter를 갖는 8bit comparator- 이번에는 입력 변수의 크기를 parameter로 정의한 comparator에 대해서 설계한다. module Comparator_by_using_parameter #(parameter N = 8) ( input [N-1:0] a, b, ..
Verilog/Verilog RTL 설계
2024. 6. 15. 17:09