Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 | 29 |
30 | 31 |
Tags
- KEYPAD
- behavioral modeling
- Pspice
- i2c 통신
- ATMEGA128A
- Linked List
- gpio
- FND
- vivado
- LED
- structural modeling
- java
- ring counter
- soc 설계
- atmega 128a
- Edge Detector
- prescaling
- hc-sr04
- Algorithm
- stop watch
- uart 통신
- D Flip Flop
- pwm
- test bench
- dataflow modeling
- DHT11
- half adder
- BASYS3
- Recursion
- verilog
Archives
- Today
- Total
거북이처럼 천천히
Ring Counter 본문
1. Ring Counter
- Ring Counter는 Shift Register로 구성된 디지털 카운터 (Digital Counter)이다.
- Ring Counter의 첫 번째 Flip Flop은 외부로부터 데이터를 받지 않고, 마지막 Flip-Flop의 출력을 Feedback을 받는다.
- 이렇게 하면 데이터가 Ring을 돌듯이 회로를 계속 순환한다.
Source : Ring Counters ❘ Shift Registers ❘ Electronics Textbook (allaboutcircuits.com)
2. Ring Counter 의 동작
- Ring Counter는 첫 번째 D Flip-Flop의 출력, QA를 1로 사전 설정한다.
- QA에 설정된 데이터 값, '1'은 CK에 공급되는 클록 펄스가 상승할 때마다 오른쪽으로 1bit 씩 Shift한다.
- 마지막 Flip-Flop에 도달하면 Feedback에 의해 다시 첫 번째 Flip-Flop으로 이동한다.
- 이를 표로 표현하면 다음과 같다.
- 첫 번째 Flip-Flop가 개인적으로 갖고 있는 PR 단자를 통해 초기에 QA 값을 1로 사전 설정한다.
- 그리고, CLK 값의 edge sensitive에 따라 오른쪽으로 shift 한다.
QA | QB | QC | QD |
1 | 0 | 0 | 0 |
0 | 1 | 0 | 0 |
0 | 0 | 1 | 0 |
0 | 0 | 0 | 1 |
1 | 0 | 0 | 0 |
'논리 회로 > 디지털 논리 회로' 카테고리의 다른 글
JK Flip-Flop / T Flip-Flop (0) | 2024.07.06 |
---|---|
SR Flip-Flop / D Flip-Flop (0) | 2024.07.06 |
Shift Register (0) | 2024.07.04 |
SR Latch / D Latch (0) | 2024.07.04 |
PSpice를 통한 Grey 코드 구현 (0) | 2024.07.03 |