Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- dataflow modeling
- D Flip Flop
- LED
- vivado
- ATMEGA128A
- Pspice
- prescaling
- KEYPAD
- verilog
- behavioral modeling
- half adder
- Linked List
- pwm
- DHT11
- uart 통신
- Algorithm
- BASYS3
- test bench
- structural modeling
- Edge Detector
- soc 설계
- FND
- java
- i2c 통신
- hc-sr04
- atmega 128a
- ring counter
- gpio
- stop watch
- Recursion
Archives
- Today
- Total
목록2025/02/26 (2)
거북이처럼 천천히

1. 과제 2. 인자값으로 전달 받은 8bit 값을 I2C 통신을 통해 전송하는 모듈 설계2.1) Input / Output 설정sned_8bit_data_spi 모듈은 parameter값으로 전달 받은 8bit memory_data_in 값을 I2C 통신을 통해 전송하는 모듈이다. ( 이름은 SPI로 되어 있으나, I2C 통신을 사용한다. 최근 SPI 통신을 하다보니, SPI 라고 잘못 적었다. ㅠㅠ )해당 모듈은 다음과 같은 Input / Output 값을 갖는다.Input → clk : FPGA System Clock (100MHz)→ reset_p : System Positive edge reset→ comm_go : Positive edge가 발생할 시, I2C 통신 시작하는 플래그→ rea..
RTL Design/Verilog 프로젝트
2025. 2. 26. 16:43