일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 | 31 |
- ATMEGA128A
- Edge Detector
- prescaling
- java
- Linked List
- soc 설계
- ring counter
- hc-sr04
- uart 통신
- test bench
- dataflow modeling
- FND
- BASYS3
- Recursion
- atmega 128a
- pwm
- D Flip Flop
- LED
- gpio
- i2c 통신
- verilog
- half adder
- DHT11
- behavioral modeling
- KEYPAD
- structural modeling
- vivado
- Algorithm
- Pspice
- stop watch
- Today
- Total
목록분류 전체보기 (314)
거북이처럼 천천히

1. Behavioral modeling of SR Latch with clcok (Positive edge sensitive)// Behavioral modeling of SR Latchmodule Behavioral_modeling_of_SR_Latch_Positive_edge( input s, r, input clk, enable, reset, output reg q ); always @(*) begin if(reset) q = 0; else if(enable) begin if(clk==1 && s==1 && r==0) q = 1; else if(clk==1 && s==0 && r==1) q = 0; ..

1. Behavioral modeling of combination of 4X1 MUX and 1X4 DEMUX (case)// Behavioral Modeling of MUX module mux ( input[3:0] signal, input[1:0] selector, output reg data ); always @(*) begin case(selector) 2'b00 : data = signal[0]; 2'b01 : data = signal[1]; 2'b10 : data = signal[2]; 2'b11 : data = signal[3]; default da..

1. MUXMUX는 2^n 개의 입력선과 n 개의 선택선, 1개의 출력선을 갖는다.2^n 개의 입력선을 통해 한 번에 동시에 여러 데이터들 들어오지만, 실질적으로 출력선을 통해 출력되는 데이터는 n 개의 선택선에 의해 선택된 단 1개의 입력선으로 들어오는 데이터 이다. 2. DEMUXDEMUX는 1개의 입력선과 n 개의 선택선, 2^n개의 출력선을 갖는다.DEMUX는 2^n 개의 출력선을 갖지만, 실질적으로 입력선을 통해 들어온 데이터를 출력으로 내보내는 출력선은 n 개의 선택선에 의해 선택받은 출력선이다.MUX 와 DEMUX에 대한 자세한 내용은 아래 게시글을 참조하기 바란다.MUX와 DEMUX (tistory.com) MUX와 DEMUX1. MUX (MultipleXer)MUX는 여러 개의 입력..

1. 동기식 카운터 카운터를 구성하는 모든 플립플롭들은 클록 펄스 (Clock pulse)와 동기화되어 있는 카운터따라서 모든 플립플롭들은 클록 펄스의 변화에 대해서 동시에 동작한다.이러한 특징 때문에 동기식 카운터 (Synchronous Counter)는 비동기식 카운터 (Asynchronous Counter)보다 동작 속도가 빠르다.하지만, 회로 구성 측면에서 상대적으로 복잡하다는 단점을 갖는다. 2. 동기식 카운터의 설계 과정동기식 카운터는 JK Flip Flop, D Flip Flop, T Flip Flop 등으로 설계할 수 있다.아래 표는 동기 카운터의 설계 과정을 정리한 표이며, 이를 통해 플립플롭을 선택한 뒤, 목적에 맞는 동기 카운터를 설계할 수 있다.단계과정내용1State diagr..
보호되어 있는 글입니다.

1. 리셋형 10진 비동기 업 카운터란?0 부터 9까지 Up counting을 하는 업 카운트9 (1001)에서 10 (1010)으로 넘어가게 되면 리셋되어 다시 0 (0000)으로 돌아가 업 카운트한다.JK Flip-Flop으로 구성하며, 비동기식 카운터이기 때문에 첫 번째 플립플롭에만 CP (클롭 펄스)와 동기화되어 있고, 나머지 플립플롭들은 이전 플릅플롭의 출력을 CLK 단자와 연결하여 이전 플립플롭의 출력과 동기화되어 있다.리셋형 10진 비동기 업 카운터 동작은 다음과 같다.QAQBQCQDQD QC QB QA10진수000000000100000011010000102110000113001001004101001015011001106111001117000110008100110019Reset1010 -> ..

1. Timer / Counter 1.1. Timer 일정한 시간 간격을 가지고, 이벤트를 발생시키거나 시간 측정하는데 사용한다.주로 주기를 갖는 클럭 신호를 사용하여 시간 측정한다. 1.2. Counter입력 신호를 발생 횟수를 카운트하는데, 사용한다.주로 입력 신호나 클럭 신호의 Positive edge나 Negative edge을 감지하여 카운트한다. 즉, Timer와 Counter의 차이점은 다음과 같다.Timer는 일정한 주기를 갖는 클럭을 사용하여 시간 측정에 초점을 두고,Counter는 일정한 주기를 갖지 않는 클럭을 사용하여 이벤트 카운트에 초점을 둔다.Timer는 일정한 주기를 갖는 클럭을 사용하지만,Counter는 일정한 주기를 갖지 않는 클럭을 사용한다. (주기를 갖는 클럭 카운트 가..

1. JK Flip FlopSR Latch / Flip-Flop은 S = 1, R = 1 값을 입력으로 넣었을 때, 발진할 수 있다는 문제점을 갖고 있었다.D Latch / Flip-Flop은 이러한 문제점의 원인 S = 1, R = 1 값의 입력을 제한함으로써 문제점을 해결하였다.JK Latch / Flip-Flop은 S = 1, R = 1 값의 입력을 받되, 해당 입력값이 들어오면 이전 출력값을 Toggle 시켜 출력시킨다.JK Flip Flop은 다음과 같은 진리표와 논리 게이트 회로를 갖는다. 다시 정리하자면 다음과 같다.- SR Latch, F/F 는 S = 1, R = 1 입력값을 넣으면 출력 Q, Q'가 모두 0으로 출력한 뒤, 다시 S = 0, R = 0 입력값을 넣으면 출력 Q, Q'가..