Notice
Recent Posts
Tags
- Set
- Shift Register
- structure
- Comparator
- fast pwm mode
- Algorithm
- ring counter
- ctc mode
- dataflow modeling
- interrupt
- behavioral modeling
- half adder
- interface
- Method
- Linked List
- java
- structural modeling
- siso shift register
- atmega 128
- Pspice
- ATMEGA128A
- LED
- gpio
- MUX
- atmega 128a
- verilog
- full adder
- normal mode
- D Flip Flop
- Recursion
목록4bit parallel adder/subtracter (1)
거북이처럼 천천히
Verilog RTL 설계 (6월 13일 - 3)
1. 4bit 병렬 가감산기4비트 병렬 가감산기의 논리 회로도 (블록도)는 다음과 같다.이전 게시글에서 다루었던 4bit 병렬 가산기 경우에는 가산기로서 역활밖에 수행 할 수 없었지만, 병렬 가감산기는 뺄셈 연산을 2의 보수를 취해줌으로서 뺄셈연산도 수행 할 수 있다.4비트 병렬 가감산기의 논리 회로도 (블록도)는 다음과 같다. Q) 어떻게 2의 보수가 적용되는가?A) B가 0보다 작은 음수인 경우, 가산기를 통해 연산하기 위해 2의 보수를 해줄 필요가 있다.이를 위해 Sign 값과 XOR 게이트를 활용하는데, XOR 게이트를 통해 1의 보수를 수행할 수 있으며, Sign 도선을 통해 1을 더해줌으로서 최종적으로 2의 보수를 수행 할 수 있다.주의)Q) 4bit 병렬 가감산기의 출력 값의 범위는 어디에..
Verilog/Verilog RTL 설계
2024. 6. 15. 13:30