- structure
- Linked List
- ATMEGA128A
- atmega 128
- structural modeling
- Pspice
- siso shift register
- full adder
- gpio
- behavioral modeling
- MUX
- Set
- Algorithm
- normal mode
- LED
- Method
- Shift Register
- Recursion
- D Flip Flop
- ring counter
- dataflow modeling
- interface
- half adder
- atmega 128a
- ctc mode
- verilog
- java
- fast pwm mode
- Comparator
- interrupt
목록and gate (2)
거북이처럼 천천히
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/vl3yA/btsHYFMvfsU/Sd46GzxMf2djge7a1tL2WK/img.png)
1. AND Gate (Behavior modeling)- Behavior modeling을 통해 AND Gate를 구현- // AND Gate Behavior Modelingmodule AND_Gate_Behavior_Modeling( input a, b, output reg out_value); // input port a, b에 대해서 // 입력 값에 따라 출력 값을 지정함으로서 // 입/출력 값으로 회로를 설계했기 때문에 // 이는 Behavior Modeling이다. always @(a ,b) begin case({a, b}) 2'b00 : o..
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/vjgOw/btsHW40a0I7/rGRhooyBEJ2OFW1Nw8qt61/img.png)
1. Verilog가 어떻게 생겼을까?- AND Gate에 대해서 Verilog로 작성하면 다음과 같이 작성할 수 있다.- 환경) basys3 개발 보드 module and_gate( input a, b, output reg q ); always @(a, b)begin case({a,b}) 2'b00: q = 0; 2'b01: q = 0; 2'b10: q = 0; 2'b11: q = 1; endcase endendmodule 위 코드에 대해서 하나씩 명령어를 보면서 간략하게 생각해보자. 1.1. Q) Module이란 무엇인가?Module은 Verilog에서 하나의..