Notice
Recent Posts
Tags
- atmega 128
- MUX
- dataflow modeling
- atmega 128a
- gpio
- Algorithm
- java
- ring counter
- behavioral modeling
- interface
- Linked List
- Method
- D Flip Flop
- structural modeling
- structure
- ATMEGA128A
- siso shift register
- LED
- normal mode
- fast pwm mode
- interrupt
- Set
- full adder
- Comparator
- Recursion
- ctc mode
- Pspice
- Shift Register
- verilog
- half adder
목록atmega128 (1)
거북이처럼 천천히
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/LxnBJ/btsH13eZGrV/aNMRycqZzN3vrQC93krXr0/img.png)
Verilog를 공부하면서 ATmega에 대한 감각과 지식을 점차 사라지는 것을 느꼈다.... 그래서 Verilog 1차 정리를 다한 뒤, 8bit timer / counter 0, 2와 다양한 모드을 이용해 펄스파형을 출력하고,관찰함으로서 ATmega 128의 timer/counter를 다시 정리 및 상기하도록 하겠다. 1. 8bit Timer / Counter 0 (CTC Mode)환경) PB4(OC0)을 파형 출력핀으로 설정 Prescaler, N : 128Output Compare Register 0, OCR0 : 174Frequency of output compare 0 Signal, foc0 : 357.1428571Hz 설명) CTC Mode의 Time diagram은 다음과 같다. T..
Embedded Programming/Atmega 128A 이것저것
2024. 6. 16. 14:03