Notice
Recent Posts
Tags
- ctc mode
- gpio
- interface
- behavioral modeling
- ring counter
- Comparator
- Shift Register
- java
- full adder
- atmega 128a
- Set
- ATMEGA128A
- Method
- normal mode
- LED
- Recursion
- Pspice
- fast pwm mode
- structural modeling
- atmega 128
- Algorithm
- interrupt
- D Flip Flop
- verilog
- siso shift register
- half adder
- structure
- MUX
- dataflow modeling
- Linked List
목록부울 대수 (1)
거북이처럼 천천히
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/bLbJID/btsId2udFLd/P7jvxj4kLT4krVK8SsPUO1/img.png)
1. 부울 대수와 부울 정리를 적용하여 간소화 진리표와 동일하게 출력값, Y가 나타냄을 확인할 수 있으며, 이를 통해 간소화가 잘 되었음을 확인할 수 있다. 2. 드 모르강의 정리드 모르강의 정리를 이용하면 AND와 OR로 표현된 논리식을 NOR와 NAND의 논리식으로 바꿀 수 있다.제 1정리 : 각 변수를 부정한 것의 OR는 NAND와 같다.제 2정리 : 각 변수를 부정한 것의 AND는 NOR와 같다. 2.1. PSpice를 통한 드 모르강의 정리 증명진리표와 부울 대수와 부울 정리를 적용하여 간소화하였던 논리식에 대해서 드 모르강의 정리를 적용하면 다음과 같이 표현할 수 있다.이를 게이트 회로로 구성한다면 다음과 같다. 드 모르강의 정리를 통해 변화된 게이트 또한 동일한 시뮬레이션..
논리 회로/디지털 논리 회로
2024. 6. 27. 12:40